- Giới thiệu các tín hiệu của 8088 vμ các mạch phụ trợ . - Các tín hiệu của 8088. - Hình 5.1 thể hiện việc chia các tín hiệu của 8088 theo các nhóm để ta dễ nhận diện. - AD0 - AD7 [I,O: tín hiệu vμo vμ ra]: Các chân dồn kênh cho các tín hiệu phần thấp của bus dữ liệu vμ bus địa chỉ. - Tín hiệu DT/ R (S2) A/D 1. - Tín hiệu HOLD ( RQ/ GT0 ) A/D 7 điều HLDA (RQ/ GT1 ) A 8. - Các tín hiệu của 8088 ở chế độ MIN vμ (MAX).. - READY [I]: Tín hiệu báo cho CPU biết tình trạng sẵn sμng của thiết bị ngoại vi hay bộ nhớ. - INTR [I]: Tín hiệu yêu cầu ngắt che đ−ợc. - TEST [I]: Tín hiệu tại chân nμy đ−ợc kiểm tra bởi lệnh WAIT. - NMI [I]: Tín hiệu yêu cầu ngắt không che đ−ợc. - RESET [I]: Tín hiệu khởi động lại 8088. - INTA [O]: Tín hiệu báo cho các mạch bên ngoμi biết CPU chấp nhận yêu cầu ngắt INTR. - DT/ R [O]: Tín hiệu điều khiển các đệm 2 chiều của bus dữ liệu để chọn chiều chuyển của vận dữ liệu trên bus D. - Các chu kỳ của bus qua các tín hiệu SS0 , IO/ M vμ DT/ R IO/ M DT/ R SS0 Chu kỳ điều khiển của bus. - SS0 [O]: Tín hiệu trạng thái. - Các tín hiệu nμy đ−ợc 8288 dùng để tạo ra các tín hiệu. - Các tín hiệu điều khiển đó đ−ợc chỉ ra trong bảng 5.3.. - Các tín hiệu điều khiển của 8288.. - S2 S1 S0 Chu kỳ điều khiển của bus Tín hiệu. - Bảng 5.4 cho biết các trạng thái của đệm lệnh đ−ợc mã hoá bằng các tín hiệu trên.. - Tên của các chân tín hiệu:. - ý nghĩa các tín hiệu. - AEN1, AEN2: Tín hiệu cho phép chọn đầu vμo t−ơng ứng RDY1, RDY2 lμm tín hiệu báo tình trạng sằn sμng của bộ nhớ hoặc thiết bị ngoại vi.. - Tín hiệu nμy đ−ợc đồng bộ với các tín hiệu RDY1, RDY2.. - F/C: dùng để chọn nguồn tín hiệu chuẩn cho 8284. - Hình 5.6 biểu diễn các đ−ờng nối các tín hiệu chính của 8088 vμ 8284. - Sơ đồ chân vμ các tín hiệu của 8288 đ−ợc thể hiện trên hình 5.7.. - Các tín hiệu chính của 8288 bao gồm:. - lμ các tín hiệu trạng thái lấy thẳng từ CPU. - Bảng 5.3 mô tả các tín hiệu vμo vμ các tín hiệu ra đó.. - CEN [I]: lμ tín hiệu đầu vμo để cho phép đ−a ra tín hiệu DEN vμ các tín hiệu điều khiển khác của 8288.. - IOB [I]: tín hiệu để điều khiển mạch 8288 lμm việc ở các chế độ bus khác nhau.. - +MRDC [O]: tín hiệu điều khiển đọc bộ nhớ. - MWTC [O], AMWC [O]: lμ các tín hiệu điều khiển ghi bộ nhớ hoặc ghi bộ nhớ kéo dμi.. - IORC [O]: tín hiệu điều khiển đọc thiết bị ngoại vi. - IOWC [O], AIOWC [O]: lμ các tín hiệu điều khiển đọc thiết bị ngoại vi hoặc. - DEN [O]: đây lμ tín hiệu để điều khiển bus dữ liệu trở thμnh bus cục bộ hay bus hệ thống.. - ALE [O]: đây lμ tín hiệu cho phép chốt địa chỉ có tại các chân dồn kênh địa chỉ - dữ liệu AD0-AD7, tín hiệu nμy th−ờng đ−ợc nối với chân G của mạch 74LS373. - Trên hình 5.8 vμ 5.9 lμ các biểu đồ thời gian đã đ−ợc đơn giản hoá của các tín hiệu cơ bản trong CPU 8088 cho các lệnh ghi/đọc bộ nhớ hoặc thiết bị ngoại vi.. - Các tín hiệu của CPU 8088 trong chu kỳ ghi đơn giản hoá.. - Địa chỉ ổn định a chỉ Tín hiệu trạng thái. - Các tín hiệu của CPU 8088 trong chu kỳ đọc đơn giản hoá.. - Các tín hiệu điều khiển ALE, DT/R, IO/M cũng đ−ợc đ−a ra để giúp hoμn tất việc giữ thông tin địa chỉ nμy.. - Trong chu kỳ nμy CPU đ−a ra các tín hiệu điều khiển RD hoặc WR, DEN vμ tín hiệu dữ liệu trên D0-D7 nếu lμ lệnh ghi. - a chỉ Tín hiệu trạng thái. - Tín hiệu WR trong khi chuyển trạng thái từ 0 lên 1 sẽ kích hoạt quá trình ghi vμo bộ nhớ hay thiết bị ngoại vi.. - Theo sơ đồ khối nμy ta thấy một vi mạch nhớ có các nhóm tín hiệu sau:. - Nhóm tín hiệu địa chỉ. - Các tín hiệu địa chỉ có tác dụng chọn ra một ô nhớ (từ nhớ) cụ thể để ghi/đọc.. - Số đ−ờng tín hiệu. - Nhóm tín hiệu dữ liệu. - Các tín hiệu dữ liệu th−ờng lμ đầu ra đối với mạch ROM hoặc đầu vμo/ra dữ. - Nhóm tín hiệu chọn vi mạch (chọn vỏ). - Các tín hiệu chọn vỏ lμ CS (chip select) hoặc CE (chip enable) th−ờng đ−ợc dùng để chọn ra vi mạch nhớ cụ thể để ghi/đọc. - Các tín hiệu chọn vỏ th−ờng đ−ợc nối với đầu ra của bộ giải mã địa chỉ. - Nhóm tín hiệu điều khiển. - Tín hiệu điều khiển cần có trong tất cả các mạch nhớ. - Một mạch nhớ RAM nếu chỉ có 1 tín hiệu điều khiển thì th−ờng đó lμ R/W để. - Hai tín hiệu nμy phải ng−ợc pha nhau để điều khiển việc ghi/đọc mạch nhớ.. - Trên hình 5.12 lμ sơ đồ các tín hiệu vμ bảng chức năng của 2716.. - A 0 -A 10 : Địa chỉ. - A 0 -A 7 : Địa chỉ D 0 -D 3 : Dữ liệu. - Tín hiệu địa chỉ CS1. - CS2 Các tín hiệu. - chọn vỏ Tín hiệu điều khiển. - địa chỉ. - Đầu vμo của của bộ giải mã lμ các tín hiệu địa chỉ vμ tín hiệu điều khiển. - Các tín hiệu địa chỉ gồm các bit địa chỉ có quan hệ nhất định với các tín hiệu chọn vỏ ở. - Tín hiệu điều khiển th−ờng lμ tín hiệu IO/ M dùng để phân biệt đối t−ợng mμ CPU chọn lμm việc lμ bộ nhớ hay thiết bị vμo/ra. - Tuỳ theo quy mô của mạch giải mã mμ ta có thể có ở đầu ra một hay nhiều tín hiệu chọn vỏ.. - vμ tín hiệu yêu cầu đợi để đ−a đến chân RDY1 của 8284 (đã đ−ợc trình bμy ở phần tr−ớc). - Dồn kênh 2 loại tín hiệu địa chỉ cho mỗi mạch nhớ vμ cung cấp xung cho phép chốt địa chỉ RAS vμ CAS.. - Cung cấp các tín hiệu điều khiển việc ghi/đọc bộ nhớ.. - Mô tả các chân tín hiệu của bộ điều khiển DRAM TMS 4500A. - ALE [I]: cho phép chốt các tín hiệu địa chỉ hμng, địa chỉ cột, REN1 vμ CS.. - địa chỉ hμng. - Chốt tín hiệu chọn. - Tín hiệu điều khiển: IO/M=0 IO/M=1 IO/M=1. - 00000H Kiểu lệnh vμ tín hiệu điều khiển Bộ nhớ chung cho cả hai:. - Tất nhiên trong tr−ờng hợp nμy ta dùng chung tín hiệu IO/M = 0 vμ lệnh trao đổi dữ liệu kiểu lệnh MOV cho cả bộ nhớ vμ thiết bị ngoại vi (xem hình 5.28.b).. - đ−a tín hiệu ra điều khiển các đèn LED bằng lệnh OUT 7CH,AL.. - đọc tín hiệu từ thiết bị ngoại vi vμo CPU bằng lệnh IN AL,7CH.. - Các chân tín hiệu của 8255A có ý nghĩa khá rõ rμng. - định nghĩa thμnh cổng vμo/ra 2 chiều với các tín hiệu móc nối do các bit của cổng PC. - c)Tín hiệu trạng thái ra d)Tín hiệu trạng thái vμo PC 7. - Mạch 8255A ở chế độ 1 vμ các tín hiệu trạng thái.. - Tín hiệu báo cho thiết bị ngoại vi biết CPU đã. - Tín hiệu nμy th−ờng đ−ợc nối với STB của thiết bị nhận.. - Đây lμ tín hiệu của thiết bị ngoại vi cho biết lμ nó đã nhận đ−ợc dữ liệu từ PA của 8255A.. - Biểu đồ thời gian các tín hiệu của 8255A ở chế độ 1-ra. - ở đây PA vμ PB đ−ợc định nghĩa lμ cổng vμo vμ có các tín hiệu móc nối t−ơng. - đ−a đến nó đ−a ra tín hiệu IBF để báo cho thiết bị ngoại vi biết lμ đã chốt xong.. - INTRA (Yêu cầu ngắt từ cổng PA): Tín hiệu để báo cho CPU biết lμ đã có dữ. - Biểu đồ thời gian các tín hiệu của 8255A ở chế độ 1-vμo. - Tín hiệu trạng thái. - Biểu đồ thời gian của các tín hiệu móc nối của 8255A đ−ợc biểu hiện trên hình 5.41.. - Biểu đồ thời gian các tín hiệu của 8255A ở chế độ 2.. - đ−a tín hiệu thắp đèn Tat: OUT PC,AL . - đ−a tín hiệu tắt đèn
Xem thử không khả dụng, vui lòng xem tại trang nguồn hoặc xem
Tóm tắt