Nghiên cứu thiết kế máy đo sâu hồi tiếp âm

- Các bản thiết kế phục vụ nghiên cứu hoàn toàn là do tôi thực hiện.
- Cấu trúc đầu dò 20 1.3.1.
- Thiết kế mạch chức năng sử dụng vi điều khiển PIC 31 2.2.1.
- Cấu trúc vi điều khiển 16F84 32 2.2.3.
- Thiết kế mạch sử dụng thiết bị FPGA 43 6 2.3.1.
- Những −u điểm của ph−ơng pháp thiết kế hệ thống số 46 bằng ngôn ngữ mô phỏng phần cứng (HDL) 2.4.3.
- Cấu trúc một mô hình mô tả bằng VHDL 50 2.4.5.
- Mô hình hệ thống định vị ngầm 15Hình 1.1 Cấu trúc đầu dò 20Hình 2.1 L−ợc đồ các dòng PIC của Microchip.
- Trong phạm vi đề tài này, em tập trung nghiên cứu một số kỹ thuật thiết kế mạch chức năng dùng trong máy đo sâu sử dụng sóng siêu âm dùng Transducer hai tần của hãng FURUNO.
- Mục đích chính là nắm đ−ợc nguyên l ý hoạt động của thiết bị này, thiết kế mạch mạch chức năng điều khiển hoạt động của các bộ phận chính trong máy đo sâu.
- Cấu trúc của thiết bị loại này dựa trên hiện t−ợng đầu tiên đ−ợc nghiên cứu bởi Pierre và Marie Curie và gọi là hiệu ứng áp điện.
- Trong cấu trúc mạng l−ới tinh thể thông th−ờng, các l−ỡng cực đ−ợc xắp xếp ngẫu nhiên không thể cố định.
- Cấu trúc đầu dò Hình 1.1 Cấu trúc đầu dò Thành phần chính của một đầu dò là một tinh thể vật liệu áp điện với các điện cực ở các mặt đối diện để tạo ra cực thay đổi.
- Lớp vỏ này cũng cung cấp sự hỗ trợ cấu trúc.
- Vật liệu đệm (backing material) chỉ ra ở sơ đồ (hình 1.1) tuỳ thuộc vào đầu dò đ−ợc thiết kế cho ứng dụng cụ thể.
- Nó gọi là một hệ thống xung, và sự thiết kế dựa trên nguyên tắc phạm vi tín hiệu dội.
- Có hai ph−ơng pháp mà đầu phát có thể làm việc.
- Độ phân giải dọc, và do đó tạo khả năng nhận ra các cấu trúc bề mặt, phụ thuộc vào PD (hoặc độ dài không gian của xung SPL).
- 28Ch−ơng 2 - khái quát các CÔNG NGHệ DùNG TRONG thiết kế mạch chức năng 2.1.
- PLD có thể lập trình theo 3 cách.
- Khi một kết nối đ−ợc tạo, PLD đ−ợc coi là một mạch do ng−ời sử dụng thiết kế.
- ASIC mất một thời gian dài cho việc thiết kế và chế tạo.
- -Complex Programmable logic Deviecs(CPLD): có cấu trúc phức tạp hơn SPLD, nó có thể chứa một vài mạch, mỗi mạch đ−ợc hiểu nh− một SPLD.
- -Field Programmable Gate Array(FPGA): có cấu trúc và hoạt động phức tạp hơn CPLD.
- Nó có thể thực hiện những chức năng phức tạp.
- Các thiết kế đơn giản.
- Nhiều nhà sản xuất hiện đang cung cấp rất nhiều cấu trúc và ph−ơng pháp xử lý khác nhau.
- Vì vậy, việc lựa chọn một cấu trúc và ph−ơng pháp xử lý để có thể đáp ứng đ−ợc các yêu cầu về chức năng và ổn định đối với một hệ thống trong thực tế là vấn đề mang tính quyết định.
- Sử dụng sản phẩm FPGA ( Field Programmble Gate Array) hoặc CPLD (Complex Programmable Logic Devices) thì có thể tối thiểu hoá đ−ợc các công đoạn thiết kế.
- cho phép thiết kế và mô phỏng hoạt động của mạch bằng ch−ơng trình.
- Thiết kế mạch chức năng sử dụng vi điều khiển PIC 2.2.1.
- Cấu trúc vi điều khiển 16F84 Tr−ớc tiên xin nói tới cấu trúc của PIC-16F84 thuộc lớp vi điều khiển 8 bit trong kiến trúc RISC-Reduced Instruction Set Computer.
- Cấu trúc: ADDLW L (L là hằng số).
- Cấu trúc: ADDWF f,d.
- Cấu trúc: ANDLW L.
- Cấu trúc: ANDWF f,d.
- Cấu trúc: BCF f,b.
- Cấu trúc: BSF f,b.
- Cấu trúc: BTFSC f,b.
- Cấu trúc: BTFSS f,b Vòng lệnh: 1 chu kỳ lệnh.
- Cấu trúc: CALL k.
- Cấu trúc: CLRF f.
- Cấu trúc: CLRW Vòng lệnh: 1 chu kỳ vòng lệnh.
- Cấu trúc: CLRWDT Vòng lệnh: một chu kỳ vòng lệnh.
- Cấu trúc: COMF f,d Vòn lệnh: 1 chu kỳ lệnh.
- Cấu trúc: DECF f,d.
- Cấu trúc: DCFSZ f,d Vòng lệnh: 1 chu kỳ vòng lệnh, nếu có nhảy lệnh thì là 2 chu kỳ lệnh.
- Cấu trúc: GOTO k Vòng lệnh: 2 chu kỳ lệnh.
- Cấu trúc: INCF f,d Vòng lệnh: 1 chu kỳ lệnh Giá trị cờ: cờ Z thiết lập 1 nếu kết quả bằng 0 INCFSZ: tăng giá trị cờ f lên một đơn vị, bỏ qua lệnh tiếp theo nếu kết quả bằng 0.
- Cấu trúc: INCFSZ f,d Vòng lệnh: 1 chu kỳ lệnh, nếu xảy ra nhảy lệnh thì là 2 chu kỳ.
- Cấu trúc: IORLW L Vòng lệnh: 1 chu kỳ lệnh.
- Cấu trúc: IORWF f,d Vòng lệnh: 1chu kỳ lệnh Giá trị cờ: cờ Z thiết lập 1 nếu kết quả là 0.
- Cấu trúc: MOVF f,d Vòng lệnh: 1chu kỳ lệnh Giá trị cờ: cờ Z thiết lập 1 nếu kết quả là 0.
- Cấu trúc: MOVLW L Vòng lệnh: 1chu kỳ lệnh.
- Cấu trúc: MOVWF f Vòng lệnh: 1 chu kỳ lệnh.
- Cấu trúc: NON Vòng lệnh: 1 chu kỳ.
- RETFIE: trả về từ thủ tục ngắt Cấu trúc: RETFIE Vòng lệnh: 2 chu kỳ lệnh Giá trị cờ: không thay đổi RETLW: trả về giá trị k vào thanh ghi W từ ch−ơng trình con Cấu trúc: RETLW k Vòng lệnh: 2 chu kỳ Giá trị cờ: không thay đổi RETURN: trả về từ ch−ơng trình con.
- Cấu trúc: RETURN Vòng lệnh: 2 chu kỳ.
- Cấu trúc: RLF f,d Vòng lệnh: 1 chu kỳ.
- Cấu trúc: RRF f,d Vòng lệnh: 1 chu kỳ.
- Cấu trúc: SLEEP Vòng lệnh: 1 chu kỳ.
- Cấu trúc: SUBLW L Vòng lệnh: 1 chu kỳ.
- 42SWAPF: quay vòng bộ 4 bit trên thanh ghi f Cấu trúc: SWAPF f,d Vòng lệnh: 1 chu kỳ Giá trị cờ: không thay đổi XORLW: thực hiện phép toán XOR giữa thanh ghi W và hằng số L Cấu trúc: XORLW L Vòng lệnh: 1 chu kỳ lệnh Giá trị cờ: cờ Z thiết lập 1 nếu kết quả là 0 XORWF: thực hiện phép toán XOR giữa thanh ghi W và thanh ghi f.
- Cấu trúc: XORWF f,d Vòng lệnh: 1 chu kỳ lệnh.
- Các cấu trúc và câu lệnh dùng soạn thảo cho vi điều khiển hoàn toàn giống nh− cấu trúc lập trình C thông th−ờng.
- ở phần thiết kế sẽ có những ví dụ cụ thể.
- Thiết kế mạch sử dụng thiết bị FPGA 2.3.1.
- Stratix Devices: New Levels of System Integration Với cấu trúc bộ nhớ TriMatrixTM, Stratix có 3 loại khối RAM khác nhau, khối 512 bits - M512, khối 4Kbits - M4K, và khối 512Kbits - M-RAM.
- Cấu trúc này còn đem lại sự linh hoạt trong các mục đích sử dụng RAM, M512 có thể dùng với mục đích cho bộ nhớ FIFO, M-RAM dung cho các mục đích ứng dụng ở mức cao nh− là bộ đệm gói IP hay bộ l−u trữ hệ thống.
- Em xin giới thiệu về các −u điểm nổi bật của ph−ơng pháp thiết kế các hệ thống số sử dụng ngôn ngữ mô tả phần cứng HDL, giới thiệu về cấu trúc của VHDL.
- Nhờ những −u điểm hơn hẳn so với các ph−ơng pháp phân tích, mô hình hoá, thiết kế mạch số kiểu truyền thống mà ph−ơng pháp sử dụng các ngôn ngữ mô phỏng phần cứng (HDL-Hard ware Decription Languages) đang trở thành một ph−ơng pháp thiết các hệ thống điện tử số phổ biến trên toàn thế giới.
- Những −u điểm của ph−ơng pháp thiết kế hệ thống số bằng ngôn ngữ mô phỏng phần cứng (HDL) Các mạch tích hợp ngày càng thực hiện đ−ợc nhiều chức năng do đó mà 47 vấn đề thiết kế mạch ngày càng trở nên phức tạp.
- Một nh−ợc điểm khác nữa của ph−ơng pháp thiết kế truyền thống là sự gi−ới hạn về độ phức tạp của hệ thống đ−ợc thiết kế.
- Ph−ơng pháp dùng hàm Boolean chỉ có thể dùng để thiết kế hệ thống lớn nhất biểu diễn bởi vài trăm hàm.
- Còn ph−ơng pháp dựa trên sơ đồ chỉ có thể dùng để thiết kế hệ thống lớn nhất chứa khoảng vài nghìn phần tử.
- Hầu hết các công cụ thiết kế dùng ngôn ngữ mô phỏng phần cứng đều cho phép sử dụng biểu đồ 48trạng thái (finite-state-machine) cho các hệ thống tuần tự cũng nh− cho phép sử dụng bảng chân lý cho hệ thốngtổng hợp.
- Ngày nay, ngôn ngữ mô tả phần cứng HDL đ−ợc dùng nhiều để thiết kế cho các thiết bị logic lập trình đ−ợc PLD từ loại đơn giản đến các loại phức tạp nh− ma trận cổng lập trình đ−ợc FPGA.
- ng−ời thiết kế có thể tự do lựa chọn công nghệ, ph−ơng pháp thiết kế trong khi chỉ sử dụng một ngôn ngữ duy nhất.
- VHDL đ−ợc sự hỗ trợ của nhiều nhà sản xuất thiết bị cũng nh− nhiều nhà cung cấp công cụ thiết kế mô phỏng hệ thống.
- Thứ hai là khả năng hỗ trợ nhiều công nghệ và ph−ơng pháp thiết kế.
- Một mô tả hệ thống dùng VHDL thiết kees ở mức cổng có thể đ−ợc chuyển thành các bản tổng hợp mạch khác nhau tuỳ thuộc công nghệ chế tạo phần cứng mới ra đời nó có thể đ−ợc áp dụng ngay cho các hệ thống đã thiết kế.
- Nh− thế ta có thể mô phỏng một bản thiết kế bao gồm cả các hệ con đ−ợc mô tả chi tiết.
- Các kết quả mô tả hệ thống có thể đ−ợc trao đổi giữa các nhà thiết kế sử dụng công cụ thiết kếkhác nhau nh−ng cùng tuân theo tiêu chuẩn VHDL.
- Cũng nh− một nhóm thiết kế có thể trao đổi mô tả mức cao của các hệ thống con trong một hệ thống lớn (trong đó các hệ con đó đ−ợc thiết kế độc lập.
- Thứ sáu là khả năng hỗ trợ thiết kế mức lớn và khả năng sử dụng lại các thiết kế: VHDL đ−ợc phát triển nh− một ngôn ngữ lập trình bậc cao, vì vậy nó có thể đ−ợc sử dụng để thiết kế một hệ thống lớn với sự tham gia của một nhóm nhiều ng−ời.
- Cấu trúc một mô hình mô tả bằng VHDL Mục đích của phần này sẽ nhằm giới thiệu sơ qua về cấu trúc khung cơ bản của VHDL khi mô tả cho một mô hình thiết kế thực.
- Cấu trúc: D−ới đây là một ví dụ khai báo thực thể cho một cổng NOT: LIBRARY IEEE.
- Tuy nhiên một hệ thống có thể bao gồm cả mô tả theo mô hình hoạt động và mô tả theo mô hình cấu trúc.
- Cấu trúc đó có thể là PROCESS, WAIT, IF, CASE, FOR-LOOP.
- +Mô tả kiến trúc theo mô hình cấu trúc: Mô hình cấu trúc của một phần tử (hoặc hệ thống) có thể bao gồm nhiều cấp cấu trúc bắt đầu từ một cổng logic đơn giản đến xây dựng mô tả cho một hệ thống hoàn thiện.
- Thực chất của việc mô tả theo mô hình cấu trúc là mô tả các phần tử con bên trong hệ thống và sự kết nối của các phần tử con đó.
- Nh− với ví dụ mô tảhình cấu trúc một flip-flop RS gồm hai cổng NAND có thể mô tả cổng NAND đ−ợc định nghĩa t−ơng tự nh− ví dụ với cổng NOT, sau đó mô tả sơ đồ móc nối các phần tử NAND tạo thành trigơ RS.
- Cấu trúc Process: Process là khối cơ bản của việc mô tả theo hoạt động.
- Cấu trúc tổng quát: Trong đó các phần đặt trong dấu.
- thì có thể có hoặc không.
- Môi tr−ờng kiểm tra (testbench) Một trong các nhiệm vụ rất quan trọng là kiểm tra bản mô tả thiết kế.
- Kiểm tra một mô hình VHDL đ−ợc thực hiện bằng quan sát hoạt động của nó trong khi mô phỏng và các giá trị thu đ−ợc có thể đem so sánh với yêu cầu thiết kế.
- Các thành phần cơ bản trong ngôn ngữ VHDL  Cấu trúc - If Cấu trúc này cho phép thực hiện câu lệnh theo những điều kiện đặt ra: Trong đó “condition” là kết quả kiểu Boolean  Cấu trúc – Case Cấu trúc này cho phép lựa chọn câu lệnh thực hiện theo giá trị đặt ra d−ới dạng mảng: 55  Cấu trúc Loop: Khi không cần kiểm tra điều kiện, cấu trúc Loop có thể đ−ợc rút gọn: Cấu trúc Loop cũng đ−ợc sử dụng cùng với While, For nh− sau: 56  Dòng lệnh Null Câu lệnh này không thực hiện nhiệm vụ gì, nó đ−ợc sử dụng trong một số tr−ờng hợp cần bỏ qua một số lựa chọn.
- Cấu trúc Assertions Cấu trúc này dùng để xác nhận thông báo điều kiện đặc biệt, nếu điều kiện đó bị vi phạm.
- Cấu trúc Thủ tục và Hàm-Procedure/Function Cũng giống nh− các ngôn ngữ lập trình khác, Procedure và Function đều có cấu trúc của một tr−ơng trình con, và đ−ợc khai báo nh− sau: 57 Ví dụ: 58Ch−ơng 3 khối xử l ý tín hiệu trung tâm 3.1

Xem thử không khả dụng, vui lòng xem tại trang nguồn
hoặc xem Tóm tắt