Trac Nghiem Kts

Đề cương ôn thi liên thông môn chuyên ngành, hệ Cao đẳng - Đại học.
Trường ĐH Công Nghiệp TP.HCM

Khoa Công nghệ Điện Tử
Bộ môn Điện Tử Công Nghiệp
ĐỀ CƯƠNG ÔN THI LIÊN THÔNG.

HỆ CAO ĐẲNG - ĐẠI HỌC
MÔN CHUYÊN NGÀNH - ĐIỆN TỬ SỐ
PHẦN 1
Ngày cập nhật: 07/08/2008
Số câu: 424
CHƯƠNG 1 : HỆ THỐNG SỐ ĐẾM

1. Số bát phân tương đương của số nhị phân 110100.11 là:
a. 64.6 b. 64.3 c. 34.6 d. 34.3
2. Số thập phân tương đương của số nhị phân 110100.11 là:
a. 64.6 b. 52.75 c. 34.3 d. 34.6
3. Số thập lục phân tương đương của số nhị phân 110100.11 là:
a. 64.6 b. 64.3 c. 34.C d. 34.3
4. Số nhị phân tương đương của số bát phân 75.3 là:
a. 01110101.0011 b. 101111.011 c. 111101.110 d. 111101.011
5. Số thập phân tương đương của số bát phân 75.3 là:
a. 61.375 b. 61.75 c. 47.375 d. 47.75
6. Số thập lục phân tương đương của số bát phân 75.3 là:
a. 3D.3 b. 3D.6 c. CD.6 d. CD.3
7. Số nhị phân tương đương của số thập phân 25.375 là:
a. 10011.011 b. 10011.11 c. 11001.011 d. 11001.11
8. Số bát phân tương đương của số thập phân 25.375 là:
a. 23.6 b. 23.3 c. 31.6 d. 31.3
9. Số thập lục phân tương đương của số thập phân 25.375 là:
a. 19.6 b. 19.C c. 13.6 d. 13.C
10. Số BCD8421 tương đương của số thập phân 29.5 là:
a. 11101.1 b. 00101001.0101 c. 101001.101 d. 00101001.101
11. Số nhị phân tương đương của số thập lục phân 37.E là:
a. 11111.111 b. 11111.0111 c. 110111.111 d. 110111.0111
12. Số bát phân tương đương của số thập lục phân 37.E là:
a. 77.7 b. 77.34 c. 67.34 d. 67.7
13. Số thập phân tương đương của số thập lục phân 37.E là:
a. 55.875 b. 55.4375 c. 31.875 d. 31.4375
14. Số thập phân tương đương của số BCD 00110010.0100 là:
a. 50.25 b. 32.4 c. 32.1 d. 62.2
15. Mã BCD của số thập phân 251 là:
a. 10 0101 0001 b. 0100 0101 0001 c. 0010 0101 0001 d. 0010 0101 001
16. Mã quá 3 của số thập phân 47 là:
Biên soạn: Bộ môn Điện tử Công nghiệp

Đề cương ôn thi liên thông môn chuyên ngành, hệ Cao đẳng - Đại học. 2
a. 110010 b. 100111 c. 1111010 d. 101111

17. Số thập phân tương đương của số nhị phân có mã quá ba 01100100 là
a. 64 b. 144 c. 100 d. 97
18. Số thập lục phân tương đương của số nhị phân có mã quá ba 01100100 là:
a. 64 b. 61 c. 100 d. 97
19. Số bát phân tương đương của số nhị phân có mã quá ba 01100101 là:
a.145 b. 142 c. 101 d. 98
20. Mã Gray tương đương của số 110010 B là:
a. 111100 b. 101010 c. 101101 d. 101011
21. Mã Gray tương đương của số nhị phân có mã quá ba 011001 là:
a. 010101 b. 010001 c. 011101 d. 010110
22. Số bù 1 của số nhị phân 1010 là:
a. 0101 b. 1001 c. 1011 d. 0110
23. Số bù 2 của số nhị phân 1010 là:
a. 0101 b. 0110 c. 1100 d. 1000
24. Số thập phân tương đương của số nhị phân 10000000 là:
a. 100 b. 102 c. 128 d. 127
a. 1111 b. 16 c. 65 d.15
a. 129 b. 128 c. 127 d. 126
27. Số thập lục phân tương đương của số nhị phân 11111111 là:
a. FF b. 128 c. 255 d. 377
28. Số thập phân tương đương của số bát phân 36 là:
a. 30 b. 26 c. 44 d. 38
29. Số thập phân tương đương của số bát phân 257 là:
a. 267 b. 247 c. 157 d. 175
30. Số thập phân tương đương của số thập lục phân 7FF là:
a. 71515 b. 2047 c. 3777 d. 7000
31. Số nhị phân tương đương của số thập lục phân 7FF là:
a. 00111111111 b. 10000000000 c. 71515 d. 11111111111
32. Số nhị phân 4 bit biểu diễn được tối đa bao nhiêu số?
a. 4 b. 8 c. 1111 d. 16
33. Số nhị phân 8 bit biểu diễn được tối đa bao nhiêu số?
a. 256 b. 255 c. 11111111 d. 10000000
34. Trong hệ thống bát phân có bao nhiêu số có 2 chữ số?
a. 256 b. 100 c. 64 d. 63
35. Trong hệ thống thập lục phân có bao nhiêu số có 2 chữ số?
a. 256 b. 100 c. 64 d. 63
36. Trong hệ thống nhị phân ký hiệu LSB mang ý nghĩa sau:
a. Bit có trọng số nhỏ nhất b. Bit có trọng số lớn nhất.
c. Số có nghĩa nhất d. Số ít nghĩa nhất
37. Trong hệ thống nhị phân ký hiệu MSB mang ý nghĩa sau:
a. Bit có trọng số nhỏ nhất b. Bit có trọng số lớn nhất.
c. Số có nghĩa nhất d. Số ít nghĩa nhất

38. Một con số trong số nhị phân được gọi là:
a. Bit b. Byte c. Nipple d. Word
39. Phải dùng một số nhị phân có bao nhiêu bit để diễn tả số thập phân 500 ?
a. 500 b. 5 c. 9 d. 10
40. Phải dùng một số nhị phân có bao nhiêu bit để diễn tả số thập phân 1000?
a. 512 b. 5 c. 9 d. 10
41. 1Kbit bằng bao nhiêu bit?
a. 1000 b. 1024 c. 8000 d. 8192
42. 4Kbit bằng bao nhiêu bit?
a. 4 b. 1000 c. 4000 d. 4096
43. 4Mbit bằng bao nhiêu bit?
a. 4 b. 4000000 c..4194304 d. 16777216
44. 1Kbyte bằng bao nhiêu bit?
a. 8000 b. 1024 c. 1000 d. 8192
45. 2Kbyte bằng bao nhiêu byte?
a. 2000 b. 2048 c. 2 d. 1024
46. Để diễn tả số thập phân 999 thì số bit của số nhị phân ít hơn số bit của số BCD là bao nhiêu
bit?
a. 9 b. 4 c. 2 d.3
47. Các số nhị phân sau số nào không phải là số BCD:
a. 1001 0011 b. 1011 0101 c. 0101 0111 d. 0011 1001
48. Số bù hai của một số nhị phân:
a. Là chính số nhị phân đó b. Số bù 1 cộng thêm 1
c. Đổi Bit 0 thành 1 một thành 0 của số bù 1 d. Bù của số bù 1
49. 11011 B + 11101 B bằng bao nhiêu ?
a. 101000 B b. 110110 B c. 111000 B d. 111010 B
50. 110110 B - 11101 B bằng bao nhiêu ?
a. 11001B b. 10101 B c. 11011 B d. 10011 B

CHƯƠNG 2 : ĐẠI SỐ BOOLE VÀ CỔNG LOGIC
51. Với mọi phần tử x thuộc tập hợp B ={0,1}, tồn tại phần tử bù x sao cho:
a. x + x = 1 b. x + x = 0 c. x + x = x d. x + x = x
52. Với mọi phần tử x thuộc tập hợp B ={0,1}, tồn tại phần tử bù x sao cho:
a. x. x = 1 b. x. x = 0 c. x. x = x d. x. x = x
53. Với mọi phần tử x thuộc tập hợp B ={0,1}, tồn tại các hằng số 0 và 1 sao cho:
a. x + 0 = 0 ; x.1 = 1 b. x + 0 = x ; x.1 = 1
c. x + 0 = x ; x.1 = x d. x + 0 = 0 ; x.1 = x
54. Với mọi phần tử x thuộc tập hợp B ={0,1}, tồn tại các hằng số 0 và 1 sao cho:
a. x + 1 = x ; x.0 = x b. x + 1 = 1 ; x.0 = x
c. x + 1 = x ; x.0 = 0 d. x + 1 = 1 ; x.0 = 0
55. Với mọi phần tử x thuộc tập hợp B ={0,1}, ta có:
a. x + x = x b. x + x = 2x c. x + x = 0 d. x + x = 1
56. Với mọi phần tử x thuộc tập hợp B ={0,1}, ta có:
a. x.x = x2 b. x.x = x c. x.x = 0 d. x.x = 1
57. Với mọi phần tử X thuộc tập hợp B ={0,1}, ta có:
a. X = 0 b. X = 1 c. X = X d. X = X
58. Với mọi phần tử x và y thuộc tập hợp B ={0,1}, ta có:
a. x + y = x + y b. x + y = x + y c. x + y = x.y d. x + y = x. y
59. Với mọi phần tử x và y thuộc tập hợp B ={0,1}, ta có:
a. x. y = x + y b. x. y = x+y c. x. y = x . y d. x. y = x + y
60. Với mọi phần tử x, y và z thuộc tập hợp B ={0,1}, ta có:
a. x + y + z = x.y.z b. x + y + z = x . y . z
c. x + y + z = x + y + z d. x + y + z = x + y + z
61. Với mọi phần tử x, y và z thuộc tập hợp B ={0,1}, ta có:
a. x. y.z = x . y . z b. x. y.z = x.y.z
c. x. y.z = x + y + z d. x. y.z = x + y + z
62. Cho sơ đồ mạch logic như hình 2.1. Biểu thức đại số logic của ngõ ra Y là:
a. Y = A.B b. Y = A+B c. Y = A.B d. Y = A + B
A
Y
B
Hình 2.1
63. Cho sơ đồ mạch logic như hình 2.2. Biểu thức đại số của Y là:
A
Y
B
Hình 2.2

181. Cho mạch hợp kênh 4→1 như hình 3.2, trong đó Io ÷ I3 là 4 kênh tín hiệu vào (data inputs), B và
A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y
là ngõ ra. Để Y kết nối với I1 phải điều khiển như sau:
a. G=0 ; BA=10 b. G=1 ; BA=10 c. G=0 ; BA=01 d. G=1 ; BA=01
MUX 4-1
I3
I2
I1 Y
I0
A
Hình 3.2
là ngõ ra. Nếu điều khiển G=0 ; BA=00 thì :
a. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1
c. Ngõ ra Y kết nối với ngõ vào I3 d. Mux không hoạt động và Y=0

là ngõ ra. Biểu thức đại số logic của ngõ ra Y là :
a. y = G( Io B A + I1 B A + I2B A + I3BA ) b. y = G( I0BA + I1 B A + I2B A + I3 B A )
c. y = G ( I0BA + I1 B A + I2B A + I3 B A ) d. y = G ( Io B A + I1 B A + I2B A + I3BA )
191. Hàm G=f(x,y,z) được thực hiện bằng bộ hợp kênh 81 như hình 3.3, trong đó Do ÷ D7 là 8 kênh
tín hiệu vào (data inputs), C ÷ A là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào
cho phép (enable input), Y là ngõ ra (data output). Biểu thức đại số logic của hàm G=f(x,y,z) là :
a. G= Σ (1,3,6,7) b. G= Σ (0,2,4,5) c. G=∏(1,3,6,7) d. G=∏(0,1,3,6,7)
VCC
MUX 8-1
Vcc
D0
D1
D2
D3
D4 g=f(x,y,z)
D5
D6 Y
D7
z
y A
B
GND
x
C
G
Hình 3.3
cho phép (enable input), Y là ngõ ra (data output). Biểu thức đại số logic của hàm g=f(x,y,z) là :
a. G= Σ (0,1,3,6,7) b. G= Σ (0,2,4,5) c. G=∏(0,2,4,5) d. G=∏(1,3,6,7)
tín hiệu vào (data inputs), CBA là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào
a. G=f(x,y,z) = x y z + x y z + x y z +x y z b. G=f(x,y,z) = x y z+ x yz+ xy z + xyz
c. G=f(x,y,z) = xy z + x y z + x y z + x y z d. G=f(x,y,z) = xyz +x y z + x yz + x y z
a. G=f(x,y,z) = ( x + y + z )( x +y+ z )(x+ y + z )(x+ y +z)
b. G=f(x,y,z) = ( x + y +z)( x +y+z)(x+y+ z )(x+y+z)

A Y
B
Hình 2.13
76. Cho sơ đồ mạch logic như hình 2.13a. Biểu thức đại số của Y là:
a.Y = A.B b. Y = A+B c. Y = A.B d. Y = A + B
A
Y
B
Hình 2.13a
77. Cho sơ đồ mạch logic như hình 2.13b. Biểu thức đại số của Y là:
Hình 2.13b
78. Cho sơ đồ mạch logic như hình 2.13c. Biểu thức đại số của Y là:
Hình 2.13c
79. Cho sơ đồ mạch logic như hình 2.13d. Biểu thức đại số của Y là:
Hình 2.13d

Hình 2.14

A
Y
B
Hình 2.15
Hình 2.16
a. Y = A.B.C b. Y = A+B+C c. Y = A.B.C d. Y = A + B + C
A
B Y
C
Hình 2.17
a. Y = A.B.C b. Y = A+B+C c. Y = A.B.C d. Y = A + B + C
A
B Y
C
Hình 2.18
a. Y = A.B.C.D b. Y = A+B+C+D c. Y = A.B + C.D d. Y = (A+B)(C+D)
A
B
Y
C
D
Hình 2.19
a. Y = A.B.C.D b. Y = A+B+C+D c. Y = A.B + C.D d. Y = (A+B)(C+D)
A
B
Y
C
D
Hình 2.20
a. Y3Y2Y1YO = 1011 b. Y3Y2Y1YO = 1101
c. Y3Y2Y1YO = 0100 d. Y3Y2Y1YO = 0010
234. Cho mạch giải mã 24 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2
ngõ vào điều khiển (select inputs) với A là LSB, Yo ÷ Y3 là các ngõ ra (data outputs). Nếu G=1;
BA=10 thì trạng thái của các ngõ ra là :
a. Y3Y2Y1YO = 1011 b. Y3Y2Y1YO = 0100
c. Y3Y2Y1YO = 0000 d. Y3Y2Y1YO = 1111
ngõ vào điều khiển (select inputs) với A là LSB, Yo ÷ Y3 là các ngõ ra (data outputs). Để Y2 ở mức
tích cực và Y0, Y1, Y3 ở mức thụ động ta điều khiển như sau :
a. G=0 ; BA=10 b. G=1 ; BA=10
c. G=0 ; BA=01 d. G=1 ; BA=01
DECODER 2-4
A Y0
B Y1
Y2
G Y3
Hình 3.7
a. Y3Y2Y1YO = 1011 b. Y3Y2Y1YO = 1101
c. Y3Y2Y1YO = 0100 d. Y3Y2Y1YO = 0010
a. Y3Y2Y1YO = 1011 b. Y3Y2Y1YO = 0100
c. Y3Y2Y1YO = 0000 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0001
c. Y3Y2Y1YO = 1110 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0001
c. Y3Y2Y1YO = 1110 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 1000
c. Y3Y2Y1YO = 0001 d. Y3Y2Y1YO = 1111

255. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.11 trong đó E là ngõ
vào cho phép (enable input), C÷A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 ÷ Y7 là
các ngõ ra (data outputs). Biểu thức đại số logic của hàm g=f (x,y,z) là :
a. G= Σ (1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(1,3,5,7) d. G=∏(0,1,3,5,7)
DECODER 3-8
z
y A Y0
x B Y1
C Y2 g=f(x,y,z)
Y3
Y4
Y5
E Y6
Y7
Hình 3.11
a. G= Σ (0,1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(0,2,4,6) d. G=∏(1,3,5,7)
a. G=f(x,y,z) = x y z + x y z + x y z + xy z
b. G=f(x,y,z) = x y z + x yz + x y z + xyz
c. G=f(x,y,z) = xy z + x y z + x y z + x y z
d. G=f(x,y,z) = xyz + x y z + x yz + x y z
vào cho phép (enable input), C÷A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 ÷ Y7 là 8
ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
a. G=f(x,y,z) = ( x + y + z )( x +y+ z )(x+ y + z )( x+y+ z )
b. G=f(x,y,z) = ( x + y +z)( x +y+z)( x +y+ z )(x+y+z)
c. G=f(x,y,z) = (x+y+ z )(x+ y + z )( x +y+ z )( x + y + z )
d. G=f(x,y,z) = (x+y+z)(x+ y +z)( x +y+z)( x + y +z)
a. G= Σ (1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(1,3,5,7) d. G=∏(0,1,3,5,7)

DECODER 3-8
z
y A Y0
x B Y1 g=f(x,y,z)
C Y2
Y3
Y4
Y5
E Y6
Y7
Hình 3.12
a. G= Σ (0,1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(0,2,4,6) d. G=∏(1,3,5,7)
263. Mạch giải mã BCD sang 7 đoạn loại catod chung như hình 3.13 trong đó D÷A là 4 ngõ vào dữ
liệu với A là LSB, a÷g là 7 ngõ ra. Khi DCBA=0011 thì trạng thái ngõlà:
a. abcdefG=1111001 b. abcdefG=0000110
c. abcdefG=1011111 d. abcdefG=0100000
a
A a a
B b b f b
C c c g
D d d
e e e c
f
g
f
g
d
.dp
k
7x270
Hình 3.13

Hình 2.49
105. Cho sơ đồ mạch logic như hình 2.50. Nếu tín hiệu đưa vào A là xung vuông có tần số 1
Hz thì ngõ ra Y :
a. Ở mức cao b. Ở mức thấp
c. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
d. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A
Hình 2.50
Hz thì ngõ ra Y :
Hình 2.51
Hz thì ngõ ra Y :
Hình 2.52
Hz thì ngõ ra Y :
A Y
Hình 2.31

a.1 bộ giải mã 48 b.1 bộ giải mã 38
c.1 bộ mã hoá 48 d.1 bộ mã hoá 38
291. Để có thể ghép các bộ giải mã với nhau thì cần điều kiện:
a.Bộ giải mã phải có ngõ ra tích cực mức thấp b.Bộ giải mã phải có ngõ ra tích cực mức cao
c.Không cần điều kiện gì d.Các bộ giải mã phải có ngõ vào cho phép
Y0
G1 Y1
G2A Y2
G2B Y3
A (MSB) Y4
Y5
B Y6
Y7
C
Hình 3.22
292. Cho IC giải mã 74138 như hình 3.22:
a.Đây là IC giải mã từ 3 sang 8 b.Đây là IC giải mã từ 6 sang 8
c.Đây là IC giải mã từ 8 sang 6 d.Đây là IC giải mã từ 8 sang 3
a.IC có 3 ngõ vào cho phép b.IC có ngõ ra tích cực mức cao
c.IC có ngõ ra tích cực mức thấp d.Câu a,c đúng
a.Khi G1 = 1 thì tất cả ngõ ra bằng 0 b.Khi G1 = 0 thì tất cả ngõ ra bằng 0
c.Khi G1 = 0 thì tất cả ngõ ra bằng 1 d.câu b, c đúng
a.Khi G2A = 1 thì tất cả ngõ ra bằng 0
b.Khi G2A = 0 thì tất cả ngõ ra bằng 0
c.Khi G2A = 1 thì tất cả ngõ ra bằng 1
d.Khi G2A = 0 thì tất cả ngõ ra bằng 1
a.Khi G1 = 1, G2A = 1, G2B = 1 thì tất cả ngõ ra bằng 0
b.Khi G1 = 0, G2A = 1, G2B = 0 thì tất cả ngõ ra bằng 0
c.Khi G1 = 1, G2A = 0, G2B = 0 thì tất cả ngõ ra bằng 1
d.Khi G1 = 0, G2A = 1, G2B = 0 thì tất cả ngõ ra bằng 1

Chọn câu đúng nhất:
a.Khi A = B = C = 0 thì Y0 luôn tích cực
b.Khi A = B = C = 1 thì Y0 luôn tích cực
c.Khi A = B = C = 0 thì Y0 tích cực khi các ngõ vào cho phép tích cực
d.Khi A = B = C = 1 thì Y0 tích cực khi các ngõ vào cho phép tích cực

Hình 2.45
a. b1b2b3 = 010 b.b1b2b3 = 011 c.b1b2b3 = 100 d.b1b2b3 = 110
115. Cho mạch logic như hình 2.46. Ngõ ra Y = A khi:
Hình 2.46
Hình 2.53
Hình 2.54
Hình 2.35
119. Cho mạch logic như hình 2.35a. Ngõ ra Y = A khi:
Hình 2.35a

Hình 2.36
Hình 2.37
Hình 2.38
a. b1b2b3 = 010 b.b1b2b3 = 011 c. b1b2b3 = 110 d.b1b2b3 = 001
Hình 2.39
Hình 2.40
Hình 2.41
Hình 2.42
Hình 2.43
128. Hàm Y = f(A,B) có 4 tích chuẩn (minterm) là:
a. m0 = A + B ; m1 = A + B ; m2 = A + B ; m3 = A + B
b. m0 = A.B ; m1 = A .B ; m2 = A. B ; m3 = A . B
c. m0 = A . B ; m1 = A .B ; m2 = A. B ; m3 = A.B
d. m0 = A + B ; m1 = A+ B ; m2 = A +B ; m3 = A + B
129. Hàm Y = f(A,B) có 4 tổng chuẩn (maxterm) là:
a. M0 = A + B ; M1 = A + B ; M2 = A + B ; M3 = A + B
b. M0 = A.B ; M1 = A. B ; M2 = A .B ; M3 = A . B
c. M0 = A . B ; M1 = A .B ; M2 = A. B ; M3 = A.B
d. M0 = A + B ; M1 = A + B ; M2 = A + B ; M3 = A + B
130. Cho hàm Boole f(A,B,C,D) = ∑(0,2,3,8,9,11,13,15) + d10 . Biểu thức đại số logic (dạng
tổng các tích) gọn nhất của hàm trên là:
a. f(A,B,C,D) = A.D + B .C + B . D
b. f(A,B,C,D) = A. B + A.D + B .C + B . D
c. f(A,B,C,D) = A.D + A. B + A . B .C + A . B . D
d. f(A,B,C,D) = A.D + A. B . C + A . B .C + A . B . D
131. Cho hàm Boole f(A,B,C,D) = ∑(0,2,8,9,10,11,13,15) + d3 . Biểu thức đại số logic (dạng
tổng các tích) gọn nhất của hàm trên là:
a. f(A,B,C,D) = A.D + B .C + B . D
b. f(A,B,C,D) = A.D + B . D
c. f(A,B,C,D) = A.D + A. B + A . B .C + A . B . D
d. f(A,B,C,D) = A.D + A. B . C + A . B .C + A . B . D
132. Cho hàm Boole f(A,B,C,D) = ∏(2,4,6,10,12,13,14,15) .d5 . Biểu thức đại số logic (dạng tích
các tổng) gọn nhất của hàm trên là:
a. f(A,B,C,D) = (A+ B +C)(B+ C + D )( C + D )
b. f(A,B,C,D) = ( A + B )( B +C)( C +D)
c. f(A,B,C,D) =(A+ B +C)( B + C )( C + D )( C + D )
d. f(A,B,C,D) = ( A +D)( B +C)( C +D)
133. Đại số Boole là một cấu trúc đại số được định nghĩa trên:
a. Tập hợp số nhị phân b. Tập hợp số thập phân
c. Tập hợp số thập lục phân d. Tập hợp số thực
134. Trên tập hợp đại số Boole, cổng AND có giá trị là1 khi:
a. Có ít nhất 1 ngõ vào bằng 1 b. Tất cả các ngõ vào đều bằng 1
c. Có 1 ngõ vào bằng 1 d. Không xác định được.
135. Trên tập hợp đại số Boole, cổng OR có giá trị là1 khi:
a. Có 1 ngõ vàobằng 1 b. Có 1 ngõ vàobằng 0
c. Có ít nhất 1 ngõ vào bằng 1 d. Tất cả các ngõ vào đều bằng 1
136. Trên tập hợp đại số Boole, cổng NAND có giá trị là1 khi:
a. Có ít nhất 1 ngõ vào bằng 0 b. Có ít nhất 1 ngõ vào bằng 1
c. Có 1 ngõ vào bằng 1 d. Có 1 ngõ vào bằng 0
137. Trên tập hợp đại số Boole, cổng NOR có giá trị là1 khi:
a. Có 1 ngõ vào bằng 1 b. Có 1 ngõ vàobằng 0
c. Có ít nhất 1 ngõ vào bằng 1 d. Tất cả các ngõ vào đều bằng 0
138. Biểu thức cổng XOR (EXOR) có 2 ngõ vào a, b:
a. ab + ab b. ab + ab c. ab + ab d. ab + ab
139. Biểu thức cổng XNOR (EXNOR) có 2 ngõ vào a, b:
a. ab + ab b. ab + ab c. ab + ab d. ab + ab
140. Trên tập hợp đại số Boole, giá trị ngõ ra cổng XOR(EXOR) có 2 ngõ vào a, b là1 khi:
a. a = 0, b tùy ý b. a = 1, b tùy ý c. a = b d. a ≠ b
141. Trên tập hợp đại số Boole, giá trị ngõ ra cổng XNOR (EXNOR) có 2 ngõ vào a, b là1 khi:
a. a = 0, b tùy ý b. a = 1, b tùy ý
c. a = b d. a ≠ b
142. Cho một ngõ vào x thuộc tập hợp đại số Boole, phép toán (x + x) có giá trị là:
a. x b. 2x c. 0 d. 1
143. Cho một ngõ vào x thuộc tập hợp đại số Boole, phép toán (x.x) có giá trị là:
a. x2 b. x c. 1 d.0
144. x là ngõ vào bù của x thuộc tập hợp đại số Boole thỏa:
a. x + x = 1; x.x = 0 b. x + x = 0; x. x = 1
c. x + x = 1; x. x = 1 d. x + x = 0; x. x = 0
145. Cho một ngõ vào x thuộc tập hợp đại số Boole, phép toán (x + 1) có giá trị là:
a. x b.1 c. 0 d. Không xác định được.
146. Cho a, b là 2 ngõ vào thuộc tập hợp đại số Boole, chọn câu đúng:
a. a + b = a + b b. a + b = a.b
c. a + b = a.b d. a + b = ab
147. Cho a, b là 2 ngõ vào thuộc tập hợp đại số Boole, chọn câu đúng:
a. a.b = a + b b. a.b = a.b
c. a.b = a + b d. ab = a + b
148. Cho x, y, z là 3 ngõ vào thuộc tập hợp đại số Boole, phép toán (x + y.z) có giá trị bằng:
a. x.(y + z) b. (x+y).(x+z)
c. y + x.z d. (x+y).z
149. Giá trị của phép toán đại số Boole ( x + x.y) bằng:
a. x + y b. x.y
c. x d. y
150. Giá trị của phép toán đại số Boole x(x + y) bằng:
a. x2 + x.y b. x + y
c. x.y d. x
151. Giá trị của phép toán đại số Boole (x + x.y ) bằng:
a. x + y b. x + x
c. x d. x.y
152. Biểu thức cổng NAND 2 ngõ vào A, B:
a. C = A.B b. C = A.B
c. C = A.B d. C = A.B
153. Biểu thức cổng NOR 2 ngõ vào A, B:
a. C = A + B b. C = A + B
c. C = A + B d. C = A + B
154. Giá trị hàm Boole F được tạo bởi các biến nhị phân, các phép toán AND, OR, NOT, dấu =, dấu
() là:
a. Một số nguyên b. 0 hoặc 1
c. Mà một số thực d. Nằm trong khoảng (0, 1)
155. Biểu thức rút gọn của hàm Boole F = ABC + A C:
a. F = AB + C b. F = AB + A
c. F = BC + A C d. F = BC + A
156. Biểu thức rút gọn của F = ABC + A B C + A :
a. F = A + C b. F = B + A
c. F = A + B d. F = A + C
157. Biểu thức rút gọn của F = A B C + A BC + ABC:
a. F = A B + AB b. F = B C + A B
c. F = A C + BC d. F = A C + ABC
158. Biểu thức rút gọn của F = (A + B)( A + B) :
a. F = A b. F = A + B c. F = A + B d. F = B
159. Dạng chuẩn 1 là:
a. Dạng tích của các tổng chuẩn làm cho hàm F = 1
b. Dạng tổng của các tích chuẩn làm cho hàm F = 1
c. Dạng tổng của các tích chuẩn làm cho hàm F = 0
d. Dạng tích của các tổng chuẩn làm cho hàm F = 0
160. Dạng chuẩn 2 là:
a. Dạng tổng của các tích chuẩn làm cho hàm F = 1
b. Dạng tích của các tổng chuẩn làm cho hàm F = 1
c. Dạng tích của các tổng chuẩn làm cho hàm F = 0
d. Dạng tổng của các tích chuẩn làm cho hàm F = 0
161. Trên bìa Karnaugh n biến, số ô kề cận nhau tối đa mà ta có thể liên kết là:
a. n b. 2n c. 2n d. (n – 1)
162. Khi liên kết 2n ô kề cận nhau trên bìa Karnaugh, số biến được loại đi là:
a. 1 biến b. 2 biến
c. (n – 1) biến d. n biến
163. Đơn giản hàm Boole F (A,B,C,D) = ∑ (2,6,7,8,9,10,11,13,14,15) sau dùng bìa Karnaugh 4 biến
được:
a. F = A B + AD + BC + CD b. F = A B + CD + ABD + BCD
c. F = A B + CD + ACD + BCD d. F = A B + CD + ABD + ABC
164. Đơn giản hàm Boole F (A,B,C,D) = ∏ (0,1,2,3,4,6,8,9,10,11,12,14) sau dùng bìa Karnaugh 4 biến
được:

a. F = B + D b. F = B.D
c. F = B.D d. F = B + D
CHƯƠNG 3 : HỆ TỔ HỢP
165. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Biết ngõ ra bằng 1 nếu các biến vào có
các bit 1 nhiều hơn bit 0 và ngõ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng
tổng các tích) gọn nhất của hàm ra là:
a. y = AB + AC + BC b. y = A B + A C + B C
c. y = A B + A C + B C d. y = A B + A C + B C
166. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Biết ngõ ra có mức điện thế cao (logic 1)
nếu các ngõ vào có mức điện thế cao nhiều hơn các ngõ vào có mức điện thế thấp (logic 0) và ngõ
ra có mức điện thế thấp trong các trường hợp còn lại. Biểu thức đại số logic (dạng tích các tổng)
gọn nhất của ngõ ra là:
a. y = (A+ B )(A+ C )(B+ C ) b. y = (A+B)(A+C)(B+C)
c. y = ( A +B)( A +C)( B +C) d. y = ( A + B )( A + C )( B + C )
167. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương
đương của ngõ vào nhỏ hơn 3 (với A là MSB và C là LSB), ngõ ra bằng 0 trong các trường hợp còn
lại. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm ra là:
a. y = A B + B C b. y = A C + B C
c. y = A B + A C d. y = AB + AC
168. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương
đương của ngõ vào nhỏ hơn 3 (với A là MSB và C là LSB), ngõ ra bằng 0 trong các trường hợp còn
lại. Biểu thức đại số logic (dạng tích các tổng) gọn nhất của hàm ra là:
a. y = A( B + C ) b. y = A (B+C) c. y = A(B+C) d. y = A ( B + C )
169. Mạch tổ hợp có 4 ngõ vào là A, B, C, D và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân
tương đương của ngõ vào nhỏ hơn 10 (với A là MSB và D là LSB), ngõ ra bằng 0 trong các trường
hợp còn lại. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm ra là:
a. y = A + B C b. y = A + A B C c. y = A B + A B + B C d. y = A + BC
170. Mạch tổ hợp có 4 ngõ vào là A, B, C, D và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân
tương đương của ngõ vào nhỏ hơn 10 (với A là MSB và D là LSB), ngõ ra bằng 0 trong các trường
hợp còn lại. Biểu thức đại số logic (dạng tích các tổng) gọn nhất của hàm ra là:
a. y = (A+B)(A+C) b. y = ( A + B )( A + C )
c. y = ( A + B )( A +B+ C ) d. y = ( A + B +C)( A + C )
171. Mạch cộng nhị phân bán phần HA thực hiện phép cộng 2 số hạng một bit cho kết quả là tổng và
số nhớ. Gọi A, B là hai ngõ vào và S, C là hai ngõ ra (S là tổng, C là số nhớ). Biểu thức đại số logic
(dạng tổng các tích) gọn nhất của các ngõ ra S là:
a. S = A B b. S = A B c. S = A B + A B d. S = AB + A B
172. Mạch cộng nhị phân bán phần HA thực hiện phép cộng 2 số hạng một bit cho kết quả là tổng và
số nhớ. Gọi A, B là hai ngõ vào và S, C là hai ngõ ra (S là tổng, C là số nhớ). Biểu thức đại số logic
(dạng tổng các tích) gọn nhất của ngõ ra C là:
a. C = A B b. C = A B c. C = AB d. C = AB
A là 2 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là
ngõ ra (data output). Để Y kết nối với I2 phải điều khiển như sau:

a. G=0 ; BA=10 b. G=1 ; BA=10
c. G=0 ; BA=01 d. G=1 ; BA=01
MUX 4-1
I3
I2
I1 Y
I0
A
Hình 3.1
A là 2 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là
ngõ ra (data output). Để Y kết nối với I1 phải điều khiển như sau:
a. G=0 ; BA=10 b. G=1 ; BA=10
c. G=0 ; BA=01 d. G=1 ; BA=01
là ngõ ra (data output). Nếu điều khiển G=1 ; BA=11 thì :
c. Ngõ ra Y kết nối với ngõ vào I3 d. MUX không hoạt động và ngõ ra Y ở mức thấp
là ngõ ra (data output). Biểu thức đại số logic của ngõ ra Y là :
a. y = G( Io B A + I1 B A + I2B A + I3BA ) b. y = G( I0BA + I1 B A + I2B A + +I3 B A )
c. y = G ( I0BA + I1 B A + I2B A + +I3 B A ) d. y = G ( Io B A + I1 B A + I2B A + I3BA )

MUX 4-1
I3
I2
I1 Y
I0
A
Hình 3.2

là ngõ ra. Biểu thức đại số logic của ngõ ra Y là :
a. y = G( Io B A + I1 B A + I2B A + I3BA ) b. y = G( I0BA + I1 B A + I2B A + I3 B A )
c. y = G ( I0BA + I1 B A + I2B A + I3 B A ) d. y = G ( Io B A + I1 B A + I2B A + I3BA )
cho phép (enable input), Y là ngõ ra (data output). Biểu thức đại số logic của hàm G=f(x,y,z) là :
a. G= Σ (1,3,6,7) b. G= Σ (0,2,4,5) c. G=∏(1,3,6,7) d. G=∏(0,1,3,6,7)
VCC
MUX 8-1
Vcc
D0
D1
D2
D3
D4 g=f(x,y,z)
D5
D6 Y
D7
z
y A
B
GND
x
C
G
Hình 3.3
a. G= Σ (0,1,3,6,7) b. G= Σ (0,2,4,5) c. G=∏(0,2,4,5) d. G=∏(1,3,6,7)
a. G=f(x,y,z) = x y z + x y z + x y z +x y z b. G=f(x,y,z) = x y z+ x yz+ xy z + xyz
a. G=f(x,y,z) = ( x + y + z )( x +y+ z )(x+ y + z )(x+ y +z)
b. G=f(x,y,z) = ( x + y +z)( x +y+z)(x+y+ z )(x+y+z)

c. G=f(x,y,z) = (x+y+ z )(x+ y + z )( x + y +z)( x + y + z )
d. G=f(x,y,z) = (x+y+z)(x+ y +z)( x +y+z)( x +y+ z )
195. Cho mạch phân kênh 18 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Yo÷Y7 là
8 kênh tín hiệu ra (data outputs), C÷A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là
ngõ vào cho phép (enable input). Để Z kết nối với Y6 phải điều khiển như sau:
a. E = 0 ; CBA =110 b. E = 0 ; CBA =011
c. E = 1 ; CBA =110 d. E = 1 ; CBA=011
DEMUX 1-8
Y0
Y1
Z Y2
Y3
A Y4
B Y5
C Y6
E Y7
Hình 3.4
a. E = 0 ; CBA =110 b. E = 0 ; CBA =011
c. E = 1 ; CBA =110 d. E = 1 ; CBA=011
a. E = 0 ; CBA =000 b. E = 0 ; CBA =110
c. E = 1 ; CBA =001 d. E = 1 ; CBA=111
a. E = 0 ; CBA =110 b. E = 0 ; CBA =001
c. E = 1 ; CBA =110 d. E = 1 ; CBA=011
a. E = 0 ; CBA =101 b. E = 0 ; CBA =010
c. E = 1 ; CBA =110 d. E = 1 ; CBA=011
a. E = 0 ; CBA =101 b. E = 0 ; CBA =010
c. E = 1 ; CBA =110 d. E = 1 ; CBA=011
a. E = 0 ; CBA =110 b. E = 0 ; CBA =100
c. E = 1 ; CBA =110 d. E = 1 ; CBA=011
ngõ vào cho phép (enable input). Nếu điều khiển E = 0, CBA=001 thì
a. Ngõ vào Z kết nối với Y1 b. Ngõ vào Z kết nối với Y3
c. Mạch không hoạt động các ngõ ra bằng 1 d. Mạch không hoạt động các ngõ ra bằng 0
c. Mạch không hoạt động các ngõ ra bằng 1 d. Mạch không hoạt động, các ngõ ra bằng 0
ngõ vào cho phép (enable input). Nếu điều khiển E = 0, CBA=110 thì ngõ vào Z kết nối với
a. Ngõ vào Z kết nối với Y1
b. Ngõ vào Z kết nối với Y6
c. Ngõ vào Z kết nối với Y4
d. DEMUX không hoạt động và các ngõ ra Yo÷Y7 ở mức thấp.

a. E = 0 ; CBA =110 b. E = 0 ; CBA =011
c. E = 1 ; CBA =110 d. E = 1 ; CBA=011
a. E = 0 ; CBA =110 b. E = 0 ; CBA =011
c. E = 1 ; CBA =110 d. E = 1 ; CBA=011
a. E = 0 ; CBA =010 b. E = 0 ; CBA =101
c. E = 1 ; CBA =010 d. E = 1 ; CBA=101
a. E = 0 ; CBA =001 b. E = 0 ; CBA =100
c. E = 1 ; CBA =001 d. E = 1 ; CBA=100
a. E = 0 ; CBA =001 b. E = 0 ; CBA =100
c. E = 1 ; CBA =001 d. E = 1 ; CBA=100
ngõ vào cho phép (enable input). Nếu điều khiển E = 1, CBA=100 thì Ngõ vào Z kết nối với
c. Mạch không hoạt động, ngõ ra bằng 0 d. Mạch không hoạt động, ngõ ra bằng 1
DEMUX 1-8
Y0
Y1
Z Y2
Y3
A Y4
B Y5
C Y6
E Y7
Hình 3.5

c. Mạch không hoạt động, ngõ ra bằng 0 d. Mạch không hoạt động, ngõ ra bằng
tích cực và Y0, Y2, Y3 ở mức thụ động ta điều khiển như sau:
DECODER 2-4
A Y0
B Y1
Y2
G Y3
Hình 3.6

a. G=0 ; BA=11 b. G=0 ; BA=00
c. G=1 ; BA=00 d. G=1 ; BA=11
a. G=0 ; BA=11 b. G=0 ; BA=00
c. G=1 ; BA=00 d. G=1 ; BA=11
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0001
c. Y3Y2Y1YO = 1110 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0001
c. Y3Y2Y1YO = 1110 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0010
c. Y3Y2Y1YO = 1101 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0010
c. Y3Y2Y1YO = 1101 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0111
c. Y3Y2Y1YO = 1000 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0111
c. Y3Y2Y1YO = 1000 d. Y3Y2Y1YO = 1111

a. Y3Y2Y1YO = 1011 b. Y3Y2Y1YO = 1101
c. Y3Y2Y1YO = 0100 d. Y3Y2Y1YO = 0010
a. Y3Y2Y1YO = 1011 b. Y3Y2Y1YO = 0100
c. Y3Y2Y1YO = 0000 d. Y3Y2Y1YO = 1111
tích cực và Y0, Y1, Y3 ở mức thụ động ta điều khiển như sau :
a. G=0 ; BA=10 b. G=1 ; BA=10
c. G=0 ; BA=01 d. G=1 ; BA=01
DECODER 2-4
A Y0
B Y1
Y2
G Y3
Hình 3.7
a. Y3Y2Y1YO = 1011 b. Y3Y2Y1YO = 1101
c. Y3Y2Y1YO = 0100 d. Y3Y2Y1YO = 0010
a. Y3Y2Y1YO = 1011 b. Y3Y2Y1YO = 0100
c. Y3Y2Y1YO = 0000 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0001
c. Y3Y2Y1YO = 1110 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0001
c. Y3Y2Y1YO = 1110 d. Y3Y2Y1YO = 1111
a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 1000
c. Y3Y2Y1YO = 0001 d. Y3Y2Y1YO = 1111

a. Y3Y2Y1YO = 0000 b. Y3Y2Y1YO = 0001
c. Y3Y2Y1YO = 1110 d. Y3Y2Y1YO = 1111
242. Cho mạch giải mã 24 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B và A là
2 ngõ vào điều khiển (select inputs) với A là LSB, Yo ÷ Y3 là các ngõ ra (data outputs). Biểu thức
đại số logic của các ngõ ra Y0 là :
a. Y0 = G B A b. Y0 = G B A
c. Y0 = G + B + A d. Y0 = G+ B + A
243. Cho mạch giải mã 24 như hình 3.8, trong đó G là ngõ vào cho phép (enable input), B và A là
2 ngõ vào điều khiển (select inputs) với A là LSB, Yo ÷ Y3 là các ngõ ra (data outputs). Biểu thức
đại số logic của các ngõ ra Y0 là :
a. Y0 = G B A b. Y0 = G B A
c.Y0 = G +B+A d. Y0 = G+B+A
DECODER 2-4
A Y0
B Y1
Y2
G Y3
Hình 3.8
244. Để tạo ra bộ giải mã 3 → 8 , ta ghép 2 bộ giải mã (mỗi bộ giải mã đều phải có ngõ vào cho
phép):
a. 2 → 4 b. 2 → 8 c. 1 → 4 d. 1 → 8
245. Để tạo ra bộ giải mã 4 → 16 , ta ghép 2 bộ giải mã (mỗi bộ giải mã đều có ngõ vào cho phép):
a. 2 → 8 b. 3 → 8 c. 3 → 16 d. 2 → 16
246. Một bộ giải mã có thể thực hiện:
a. Chỉ duy nhất 1 hàm Boole b. 2 hàm Boole trên cùng 1 hệ giải mã
c. Không thực hiện được hàm Boole d . Nhiều hàm Boole trên cùng 1 hệ giải mã
a. G= Σ (1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(1,3,5,7) d. G=∏(0,1,3,5,7)
DECODER 3-8
z
y A Y0
x B Y1
C Y2 g=f(x,y,z)
Y3
Y4
Y5
E Y6
Y7
Hình 3.9
a. G= Σ (0,1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(0,2,4,6) d. G=∏(1,3,5,7)
a. G=f(x,y,z) = x y z + x y z + x y z + xy z b. G=f(x,y,z) = x y z + x yz + x y z + xyz
a. G= Σ (1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(1,3,5,7) d. G=∏(0,1,3,5,7)
a. G= Σ (0,1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(0,2,4,6) d. G=∏(1,3,5,7)
DECODER 3-8
z
y A Y0
x B Y1 g=f(x,y,z)
C Y2
Y3
Y4
Y5
E Y6
Y7
Hình 3.10
d. G=f(x,y,z) = xyz +x y z + x yz + x y z

a. G= Σ (1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(1,3,5,7) d. G=∏(0,1,3,5,7)
DECODER 3-8
z
y A Y0
x B Y1
C Y2 g=f(x,y,z)
Y3
Y4
Y5
E Y6
Y7
Hình 3.11
a. G= Σ (0,1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(0,2,4,6) d. G=∏(1,3,5,7)
a. G= Σ (1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(1,3,5,7) d. G=∏(0,1,3,5,7)

DECODER 3-8
z
y A Y0
x B Y1 g=f(x,y,z)
C Y2
Y3
Y4
Y5
E Y6
Y7
Hình 3.12
a. G= Σ (0,1,3,5,7) b. G= Σ (0,2,4,6)
c. G=∏(0,2,4,6) d. G=∏(1,3,5,7)
a
A a a
B b b f b
C c c g
D d d
e e e c
f
g
f
g
d
.dp
k
7x270
Hình 3.13

267. Mạch giải mã BCD sang 7 đoạn loại anod chung như hình 3.14 trong đó D÷A là 4 ngõ vào dữ
Vcc
A
a
A a a
B b b f b
C c c g
D d d
e e e c
f
g
f
g
d
.dp
7x270
Hình 3.14
271. Mạch mã hoá ưu tiên 83 như hình 3.15, trong đó E là ngõ vào tín hiệu cho phép, CBA là 3
ngõ ra tín hiệu với A là LSB, I0 ÷ I7 là 8 ngõ vào tín hiệu với độ ưu tiên giảm dần từ I7 đến I0. Nếu
điều khiển E = 0, I7I6I5I4I3I2I1I0 = 10101001 thì trạng thái của ngõ ra là:
a. CBA=111 b. CBA=101
c. CBA=011 d. CBA=000

ENCODER 3-8
I0 A
I1 B
I2 C
I3
I4
I5
I6
I7
E
Hình 3.15
a. CBA=111 b. CBA=101 c. CBA=011 d. CBA=000
a. CBA=111 b. CBA=110 c. CBA=101 d. CBA=100
ENCODER 3-8
I0 A
I1 B
I2 C
I3
I4
I5
I6
I7
E
Hình 3.16
274. Mạch cộng bán phần (Haft Adder) thực hiện cộng hai số:
a.1 bit b.2 bit c.3 bit d.4 bit
HA
A S
B C
Hình 3.17
275. Mạch cộng bán phần HA (Haft Adder) như hình 3.17:
có biểu thức tổng S ở ngõ ra:

a.S = AB b.S = A ⊕ B
c.S = A+B d.S = A + AB
276. Mạch cộng bán phần HA (Haft Adder) như hình 3.17:
có biểu thức số nhớ C ở ngõ ra:

− −
a.C = A+B b. C = A B
c. C = A ⊕ B d.C = AB
277. Trong các hình vẽ sau, hình nào là sơ đồ mạch cộng bán phần thực hiện bằng cổng logic:
278. Mạch cộng toàn phần FA (Full Adder) thực hiện cộng hai số:
a.1 bit b.2 bit
c.3 bit d.4 bit
279. Đặc điểm khác nhau giữa mạch cộng toàn phần FA và mạch cộng bán phần HA là:
a.HA có số nhớ từ bit thấp đưa lên
b.FA có số nhớ từ bit thấp đưa lên
c.FA cộng hai số 2 bit, còn HA cộng hai số 1 bit
d.HA cộng hai số 2 bit, còn FA cộng hai số 1 bit
FA
A S
B C
C-1
Hình 3.18
280. Mạch cộng toàn phần FA như hình 3.18, có biểu thức tổng ở ngõ ra:
a.S = ABC-1 b.S = A+B+C-1
− − −
c. S = A ⊕ B ⊕ C −1 d. S = A⊕ B ⊕ C −1
281. Mạch cộng toàn phần FA như hình 3.18, có biểu thức số nhớ C ở ngõ ra:
a.C = ABC-1 b.C = A+B+C-1
c. C = A ⊕ B ⊕ C −1 d.C = AB+AC-1+BC-1
282. Mạch giải mã là mạch:
a.n ngõ vào và n ngõ ra b.n ngõ vào và 2n ngõ ra
n
c.2 ngõ vào và n ngõ ra d.n ngõ vào và 2n ngõ ra

Y0
A (MSB) Y1
B Y2
Y3
Hình 3.19
283. Mạch giải mã 2 -> 4 như hình 3.19:
a.Y3 = AB b.Y3 = A+B
c.Y3 = A ⊕ B d.Y3 = AB+A+B
−
a. Y 1 = A + B b. Y 1 = A B
−
c. Y 1 = A B d. Y 1 = A ⊕ B
Y0
A Y1
B Y2
Y3
Hình 3.20
a.Ngõ ra tích cực mức cao b.Ngõ ra tích cực mức thấp
c.Ngõ ra luôn tích cực d.Ngõ ra luôn không tích cực
a. Y 0 = AB b. Y 1 = A + B
c. Y 1 = AB d. Y 0 = A + B
E Y0
A Y1
B Y2
Y3
Hình 3.21
287. Mạch giải mã như hình 3.21:Kết luận nào sau đây là SAI
a.Đây là mạch giải mã 24 b.Đây là mạch giải mã có ngõ ra tích cực mức thấp
c. Đây là mạch giải mã có ngõ vào cho phép d.Đây là mạch giải mã có ngõ ra tích cực mức cao
288. Mạch giải mã như hình 3.21:
Kết luận nào sau đây đúng:
a.Ngõ vào cho phép tích cực mức thấp b.Ngõ ra tích cực mức cao
c.Ngõ vào cho phép tích cực mức cao d.Đây là mạch giải mã 34
289. Mạch giải mã như hình 3.21:
a.Khi E = 0 thì tất cả các ngõ ra có mức logic 0
b.Khi E = 0 thì tất cả các ngõ ra có mức logic 1
c.Khi E = 1 thì tất cả các ngõ ra có mức logic 0
d.Khi E = 1 thì tất cả các ngõ ra có mức logic 1
290. Khi ghép hai bộ giải mã 24 ta được
a.1 bộ giải mã 48 b.1 bộ giải mã 38
c.1 bộ mã hoá 48 d.1 bộ mã hoá 38
291. Để có thể ghép các bộ giải mã với nhau thì cần điều kiện:
a.Bộ giải mã phải có ngõ ra tích cực mức thấp b.Bộ giải mã phải có ngõ ra tích cực mức cao
c.Không cần điều kiện gì d.Các bộ giải mã phải có ngõ vào cho phép
Y0
G1 Y1
G2A Y2
G2B Y3
A (MSB) Y4
Y5
B Y6
Y7
C
Hình 3.22
a.Đây là IC giải mã từ 3 sang 8 b.Đây là IC giải mã từ 6 sang 8
c.Đây là IC giải mã từ 8 sang 6 d.Đây là IC giải mã từ 8 sang 3
a.IC có 3 ngõ vào cho phép b.IC có ngõ ra tích cực mức cao
c.IC có ngõ ra tích cực mức thấp d.Câu a,c đúng
a.Khi G1 = 1 thì tất cả ngõ ra bằng 0 b.Khi G1 = 0 thì tất cả ngõ ra bằng 0
c.Khi G1 = 0 thì tất cả ngõ ra bằng 1 d.câu b, c đúng
a.Khi G2A = 1 thì tất cả ngõ ra bằng 0
b.Khi G2A = 0 thì tất cả ngõ ra bằng 0
c.Khi G2A = 1 thì tất cả ngõ ra bằng 1
d.Khi G2A = 0 thì tất cả ngõ ra bằng 1
a.Khi G1 = 1, G2A = 1, G2B = 1 thì tất cả ngõ ra bằng 0
b.Khi G1 = 0, G2A = 1, G2B = 0 thì tất cả ngõ ra bằng 0
c.Khi G1 = 1, G2A = 0, G2B = 0 thì tất cả ngõ ra bằng 1
d.Khi G1 = 0, G2A = 1, G2B = 0 thì tất cả ngõ ra bằng 1

Chọn câu đúng nhất:
a.Khi A = B = C = 0 thì Y0 luôn tích cực
b.Khi A = B = C = 1 thì Y0 luôn tích cực
c.Khi A = B = C = 0 thì Y0 tích cực khi các ngõ vào cho phép tích cực
d.Khi A = B = C = 1 thì Y0 tích cực khi các ngõ vào cho phép tích cực

Cho các ngõ vào cho phép tích cực (G1 = 1, G2A = G2B = 0)
a.Khi A = B = C = 1 thì Y0 tích cực
b.Khi A = B = C = 0 thì Y7 tích cực
c.Khi A = 1, B = 0, C = 1, thì Y5 tích cực
d.Câu a,b đúng
299. Kết luận nào sau đây SAI về mạch giải mã:
a.Mạch giải mã có số ngõ vào nhiều hơn số ngõ ra
b.Mạch giải mã có số ngõ ra nhiều hơn số ngõ vào
c.Mạch giải mã có thể kết hợp với cổng logic để thực hiện hàm Boole
d.Mạch giải mã có trạng thái ngõ ra phụ thuộc vào trạng thái ngõ vào
300. Cho mạch sau:
U8
74LS138
74LS138
A2 Q7 U7A
V1 A1 Q6
5V A0 Q5
Q4
F
+V Q3
E3 Q2
E2 Q1
E1 Q0
a.F = A2A1A0 b.F = A2+A1+A0

c.F = ∑(4,5,6) d.F = ∏(4,5,6)
301. Cho mạch như hình vẽ:
Decoder Y0
U16A
A Y1 F
Y2
B
Y3
a.F = AB b.F = A+B

c.F = ∑(0,1,3) d.F = ∏(0,1,3)
Decoder Y0
U16A
A Y1 F
Y2
B
Y3
a.câu b,c đúng b. F = ∑(0,1,3)

− − −
c. F = AB + A B + A B d.F = ∏(0,1,3)

Decoder Y0
U12C
A Y1 F
Y2
B
Y3
a.F = AB+A+B b.F = ∑(0,2)

−
c.F = ∏(0.2) d.F = A B + AB
U8
74LS138
74LS138
A2 Q7 U7A
V1 A1 Q6
5V A0 Q5
Q4
F
+V Q3
E3 Q2
E2 Q1
E1 Q0
− −
a. F = A2 A1A0 + A2 A1A0 + A2 A1 A0
− − − − −
b. F =  A2+ A1 + A0  A2+ A1 + A0  A2+ A1+ A0 
   
− − − −
c. F = A2 A1 A0+ A2 A1 A0 + A2 A1 A0
− − − − − −
d. F =  A2+ A1 + A0  A2+ A1+ A0  A2+ A1+ A0 
   
U8
74LS138
74LS138
A2 Q7 U7A
A1 Q6
A0 Q5
Q4
F
Q3
E3 Q2
E2 Q1
E1 Q0
a.F = 1 b.F = 0
c.F = ∑(4,5,6) d.F = ∏(4,5,6)
U8
74LS138 U5B
74LS138
A2 Q7 U5D
V1 A1 Q6
5V A0 Q5 F
+V Q4
Q3 U5C
E3 Q2
E2 Q1
E1 Q0
a. F = ∑(0,1,6,7 ) b. F = ∏(0.1.6.7 )
c. F = ∑(1,2,3,4) d. F = ∏(1,2,3,4)
U8
74LS138 U5B
74LS138
A2 Q7 U5D
V1 A1 Q6
5V A0 Q5 F
+V Q4
Q3 U5C
E3 Q2
E2 Q1
E1 Q0
a. F = ∑(0,1,6,7 ) b. F = ∏(0.1.6.7 )
c.F = 1 d.F = 0
U19
74LS154
15
14
13
12
11
E1 10
E0 9
8 U20A
7
A3 6 F
A2 5
A1 4
A0 3
2
1
0
a. F = ∑(0,7 ) b. F = ∏(0,7 )
c. F = ( A3 + A2 + A1 + A0) d. F = A3 A2 A1A0
U19
74LS154
15
14
13
12
11
E1 10
E0 9
8 U20A
7
A3 6 F
A2 5
A1 4
A0 3
2
1
0
a. F = ∑(0,15) b. F = ∏(0,15)
− − − −
c. F = ( A3 + A2 + A1 + A0) A 3 + A2+ A1+ A0  d.câu b,c đúng
 

U19
V2 74LS154
5V 15
14
+V 13
12
11
E1 10
E0 9
8 U20A
7
A3 6 F
A2 5
A1 4
A0 3
2
1
0
a. F = ∑(0,15) b. F = ∏(0,15)
c. F = 1 d. F = 0
311. Mạch mã hoá (Encoder) là mạch có:
a.Số ngõ vào bằng số ngõ ra b.Số ngõ vào 2n và số ngõ ra là n
c.Số ngõ vào là n và số ngõ ra là 2n d.số ngõ ra không phụ thuộc vào số ngõ vào
Encoder
X0 Y0
X1
X2 Y1
X3
Hình 3.23
312. Cho mạch mã hoá như hình 3.23:
a.Đây là mạch mã hoá 42 b.Đây là mạch mã hoá 24
c.Đây là mạch mã hoá có ngõ ra tích cực mức cao d.Câu a,c đúng
a. Khi X0 = 1 thì Y0 = 0, Y1 = 1 b. Khi X0 = 1 thì Y0 = 0, Y1 = 0
c. Khi X0 = 1 thì Y0 = 1, Y1 = 1 d. Khi X0 = 1 thì Y0 = 1, Y1 = 0
− − − −
a.Y0 = X0X1X2X3 b. Y 0 = X 0 X 1 X 2 X 3
− − − − − −
c. Y 0 = X 2 X 0 X 3⊕ X 1 d. Y 0 = X 2 X 0 ( X 3 ⊕ X 1)
 
315. Phát biểu nào đúng về mạch mã hoá ưu tiên
a.Mỗi thời điểm chỉ được có một ngõ vào tích cực
b.Mỗi thời điểm chỉ được có một ngõ ra tích cực
c.Mỗi thời điểm có thể có nhiều ngõ vào tích cực
d.Câu a vàb đúng
316. Cho mạch mã hoá ưu tiên như hình vẽ (Y1 là MSB), mức độ ưu tiên giảm dần từ X0 đến X3.
Nếu X0 = 0, X1 = 1, X2 = 1, X3 = 1 thì ngõ ra:

Encoder
X0 Y0
X1
X2 Y1
X3
a.Y0 = 1, Y1 = 0 b. Y0 = 1, Y1 = 1
c. Y0 = 0, Y1 = 0 d. Y0 = 0, Y1 = 1
317. Cho IC mã hoá ưu tiên 74148 như hình vẽ.Cho tất cả các ngõ vào đều có mức logic 0 thì:
U21
74148
EI GS
I7
I6 A2
I5 A1
I4 A0
I3
I2
I1
I0 EO
a.A2 = 1, A1 = 1, A0 =1 b.A2 = 0, A1 = 0, A0 = 0
c.Giá trị A2, A1, A0 phụ thuộc vào GS, EO d.Câu a và b đúng
318. Cho IC mã hoá ưu tiên 74148 như hình vẽ
V3
5V
+V U21
74148
EI GS
I7
I6 A2
I5 A1
I4 A0
I3
I2
I1
I0 EO
a.A2 = 1, A1 = 1, A0 =1 b.A2 = 0, A1 = 0, A0 = 0
c.Giá trị A2, A1, A0 phụ thuộc vào GS, EO d.Câu c và b đúng
319. Mạch dồn kênh MUX (Multiplexer) là mạch:
a.n ngõ vào và 2n ngõ ra b.2n ngõ vào và n ngõ ra
c.2n ngõ vào và n ngõ ra d.2n dữ liệu (data), n ngõ vào điều khiển và 1 ngõ ra
320. Phát biểu nào sau đây SAI về MUX(Multiplexer)
a.Số ngõ ra luôn là 1
b.Số ngõ vào dữ liệu bằng 2n, với n là số ngõ vào điều khiển
c.Số ngõ vào ít hơn số ngõ ra
d.Số ngõ vào nhiều hơn số ngõ ra
X0
X1
X2
X3 Y
A
B

Hình 3.24
321. Cho MUX như hình 3.24 (A là MSB) . Khi A = 0, B = 1 thì
a.Y = X0 b.Y = X1
− −
c. Y = A B d. Y = A + B
322. Cho MUX như hình 3.24(A là MSB). Khi A = 0, B = 0 thì
a.Y = X0 b.Y = X1
− −
c. Y = A B d. Y = A + B
323. Cho MUX như hình 3.24(A là MSB) . Khi A = 1, B = 0 thì
−
a. Y = A B b.Y = X1
−
c. Y = A B d.Y = X2
324. Cho MUX như hình 3.24(A là MSB). Khi A = 1, B = 1 thì
a.Y = X3 b.Y = X1
c.Y= AB d.Y = A + B
325. Cho IC MUX 74151 chọn kênh 81 như hình vẽ(S2 là MSB).ChoE = 0, S2 = 1, S1 = 0, S0 = 1
thì ngõ ra Y là:
U22
74LS151
I7 E
I6 S2
I5 S1
I4 S0
I3
I2
I1 Y
I0 YN
− −
a. Y = E S 2 S1 S 0 b.Y = I5
− − −
c. Y = S 2 S1 S 0 d. Y = E + S 2 + S1+ S 0
326. Cho IC MUX 74151 chọn kênh 81 như hình vẽ.Ngõ ra Y có mức logic:
V4
5V
+V U22
74LS151
I7 E
I6 S2
I5 S1
I4 S0
I3
I2
I1 Y
I0 YN
a.Không xác định b.Bằng mức logic của ngõ ra YN

c.1 d.0
327. Phát biểu nào sau đây SAI về ghép hai MUX:
a.Hai MUX phải có ngõ vào cho phép Enable
b.2 MUX 41 có thể ghép thành một MUX 81
c.2 MUX 21 có thể ghép thành một MUX 41
d.Ghép 2 MUX 41 thành một MUX 82
328. Mạch phân kênh DEMUX ( DeMultiplexer) là mạch:
a.n ngõ vào điều khiển, 1 ngõ vào dữ liệu và 2n ngõ ra
b.2n ngõ vào và n ngõ ra
c.2n ngõ vào và n ngõ ra
d.n ngõ vào và 2n ngõ ra
DEMUX
X Y0
Y1
A Y2
B Y3
Hình 3.25
329. Cho mạch phân kênh DeMux như hình 3.25:

a.Đây là DeMux 34 b. Đây là DeMux 14
c. Đây là DeMux 24 d. Đây là DeMux 41
330. Cho mạch phân kênh DeMux (A là MSB)như hình 3.25:
a.Khi A = 1; B=1 thì ngõ ra Y3 = 1 b. Khi A = 1; B=1 thì ngõ ra Y3 = 0
c. Khi A = 1; B=1 thì ngõ ra Y3 = X d. Khi A = 1; B=1 thì ngõ ra Y0 = X
331. Cho mạch phân kênh DeMux (A là MSB)như hình 3.25, cho A = 1; B = 0, X = 1
a.Y3 = 1, Y2 = 0, Y1 = 0, Y0 = 0 b. Y3 = 0, Y2 = 1, Y1 = 1, Y0 = 0
c. Y3 = 0, Y2 = 1, Y1 = 0, Y0 = 0 d. Y3 = 0, Y2 = 1, Y1 = 1, Y0 = 1
332. Mạch kiểm tra chẵn lẻ dùng để:
a.Xác định một số là số chẳn b.Xác định một số là số lẻ
c.Dùng để nhân các số BCD d.Phát hiện sai lệch trên đường truyền
333. Cho phương pháp kiểm tra chẵn (Even Parity)
a.A = 01101101 thì bit P = 1 b.A = 10100110 thì bit P = 1
c.câu a và d đúng d. A = 111100110 thì bit P = 0
334. Cho phương pháp kiểm tra lẻ (Odd Parity)
a.A = 01101101 thì bit P = 1 b.A = 10100110 thì bit P = 1
c.A = 1111011010 thì bit P = 1 d. A = 11110011011 thì bit P = 0
A
A>B Y1
A=B
B Y2
A<B Y3
Hình 3.26
335. Cho mạch so sánh 1 bit như hình 3.26:

− −
a. Y1 = A B b.Y1 = AB c.Y1 = A+B d. Y1 = A + B

− − −
a. Y 2 = A B b. Y 2 = A ⊕ B c.Y2 = A ⊕ B d. Y 2 = A B
− − −− −−− − −
a. Y 3 = A B b. Y 3 = A ⊕ B c. Y 3 = ( A ⊕ B ) d. Y 3 = A B
338. Hệ tổ hợp là hệ có giá trị ngõ ra thay đổi tuỳ thuộc vào :
a. Trạng thái của các ngõ vào trước đó b. Trạng thái của các ngõ vào hiện tại
c. Trạng thái của các ngõ ra trước đó d. Không câu nào đúng
339. Ngõ ra của hệ tổ hợp phụ thuộc vào trạng thái của các ngõ vào theo quy luật:
a. Hàm Boole b. Hàm tích phân c. Hàm mũ d. Tùy từng tổ hợp
340. Số tổ hợp của hệ tổ hợp n biến ngõ vào:
a. n tổ hợp b. 2n tổ hợp c. 2n tổ hợp d. (n – 1) tổ hợp
341. Số ngõ ra của bộ giải mã nhị phân n bit (n ngõ vào):
a. n ngõ ra b. 1 ngõ ra c. 2n ngõ ra d. Không xác định
342. Các ngõ ra của bộ giải mã nhị phân n bit (n ngõ vào) có tính chất:
a. 2n ngõ ra đều tích cực
b. Có 1 ngõ ra tích cực, (2n – 1) ngõ ra còn lại không tích cực
c. 2n ngõ ra đều không tích cực
d. Có 1 ngõ ra không tích cực, (2n – 1) ngõ ra còn lại đều tích cực
343. Nếu các ngõ vào cho phép của bộ giải mã không thoả điều kiện tích cực thì các ngõ ra của bộ
giải mã:
a. Đều tích cực b. Đều không tích cực c. Không xác định được d. Có 1 ngõ ra tích cực
n
344. Số ngõ ra của bộ mã hóa có 2 ngõ vào:
a. 2n ngõ ra b. 1 ngõ ra c. n ngõ ra d. (n – 1) ngõ ra
345. Bộ dồn kênh 2 → 1 có:n
a. Nhiều ngõ ra b. 2n ngõ ra

c. Không xác định số ngõ ra d. 1 ngõ ra
346. Các ngõ vào của bộ dồn kênh được chia làm 2 nhóm:
a. Ngõ vào cho phép và ngõ vào dữ liệu
b. Ngõ vào cho phép và ngõ vào điều khiển (địa chỉ)
c. Ngõ vào dữ liệu và ngõ vào điều khiển (địa chỉ)
d. Tùy từng loại bộ dồn kênh
347. Bộ dồn kênh 2 n → 1 có:
a. 2n ngõ vào điều khiển (địa chỉ) b. 2n ngõ vào dữ liệu
c. 2n ngõ vào dữ liệu và điều khiển d. 2n ngõ vào dữ liệu, điều khiển và cho phép
348. Bộ dồn kênh có n ngõ vào điều khiển (địa chỉ), m ngõ vào dữ liệu thì:
a. m = n b. m = 2n c. m = 2n d. m = 2n – 1
349. Bộ phân kênh 1 → 2 n có:
a. 1 ngõ ra b. n ngõ ra
n
c. 2 ngõ ra d. 2n – 1 ngõ ra
350. Bộ cộng phân nửa HA (Half adder) là bộ cộng 2 số nhị phân 1 bit có:
a. 2 ngõ vào, 2 ngõ ra b. 2 ngõ vào, 1 ngõ ra
c. 2 ngõ vào, 3 ngõ ra d. 2 ngõ vào, 4 ngõ ra
351. Bộ cộng đầy đủ FA (Full adder) là bộ cộng 2 số nhị phân 1 bit co thêm bit nhớ từ
trọng số thấp hơn gởi tới có:
352. Để thiết kế mạch tổ hợp thực hiện phép cộng 2 số nhị phân 2 bit ta phải thiết kế 1 mạch có :
a.4 ngõ vào, 4 ngõ ra b.2 ngõ vào, 3 ngõ ra
353. Số ngõ vào_ngõ ra của một hệ tổ hợp có ngõ vào là 1 số nhị phân 2 bit X, ngõ ra là một hàm
của X, f(X) = X.X + X + 1 là:
354. Số ngõ vào_ngõ ra của một hệ tổ hợp có ngõ vào là mã BCD, ngõ ra là giá trị dư của giá trị ngõ
vào chia cho 3 là:
355. Để thiết kế mạch tổ hợp thực hiện phép nhân 2 số nhị phân 2 bit ta phải thiết kế 1 mạch có :
a.4 ngõ vào, 4 ngõ ra b.2 ngõ vào, 3 ngõ ra
356. Với bộ giải mã nhị phân có ngõ ra tích cực mức cao, ngõ ra Yi của bộ giải mã là:
a. Tổng chuẩn Mi cuả các ngõ vào b. Tích chuẩn mi của các ngõ vào
c. Luôn có giá trị là 1 d. Luôn có giá trị là 0
357. Với bộ giải mã nhị phân có ngõ ra tích cực thấp, ngõ ra Yi của bộ giải mã là:
a. Tổng chuẩn Mi cuả các ngõ vào b. Tích chuẩn mi của các ngõ vào
c. Luôn có giá trị là 1 d. Luôn có giá trị là 0
a. 2 → 4 b. 2 → 8
c. 1 → 4 d. 1 → 8
a. 2 → 8 b. 3 → 8
c. 3 → 16 d. 2 → 16
360. Một hệ giải mã có thể thực hiện:
a. Chỉ duy nhất 1 hàm Boole b. 2 hàm Boole trên cùng 1 hệ giải mã
c. Không thực hiện được hàm Boole d . Nhiều hàm Boole trên cùng 1 hệ giải mã
361. Một bộ dồn kênh có thể thực hiện:
a. Chỉ duy nhất 1 hàm Boole b. 2 hàm Boole trên cùng 1 hệ dồn kênh
c. Không thực hiện được hàm Boole d . Nhiều hàm Boole trên cùng 1 hệ dồn kênh
362. Bộ kiểm tra chẳn lẻ có thể phát hiện trường hợp truyền sai:
a. 2 bit b. 1 bit
c. Không phát hiện sai d. Số bit truyền sai là số chẳn
363. Điều kiện cần thiết khi ghép 2 bộ giải mã n → 2 n :
a. 2 bộ giải mã đều có ngõ vào cho phép
b. chỉ cần 1 bộ giải mã có ngõ vào cho phép
c. 2 bộ giải mã đều không có ngõ vào cho phép
d. không cần điều kiện

CHƯƠNG 4 : HỆ TUẦN TỰ
364. Cho mạch chốt RS như hình 4.2. Khi R = S = 1 thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 0 b. Q = 0 ; Q = 1
c. Q = 1 ; Q = 0 d. Q = 1 ; Q = 1
R
Q
Q
S
Hình 4.2
365. Cho mạch chốt RS như hình 4.2. Khi S = 0 ; R = 1 thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 0 b. Q = 0 ; Q = 1
c. Q = 1 ; Q = 0 d. Q = 1 ; Q = 1
366. Cho mạch chốt RS như hình 4.2. Khi S = 1 ; R = 0 thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 0 b. Q = 0 ; Q = 1
c. Q = 1 ; Q = 0 d. Q = 1 ; Q = 1
367. Cho D-FF như hình 4.5. Khi PR = 0 ; CLR = 1 thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 0 b. Q = 0 ; Q = 1
c. Q = 1 ; Q = 0 d. Q = 1 ; Q = 1
PR
D Q
CLR
CLK Q
Hình 4.5
368. Cho D-FF như hình 4.5. Khi PR = 1 ; CLR = 0 thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 0 b. Q = 0 ; Q = 1
c. Q = 1 ; Q = 0 d. Q = 1 ; Q = 1
369. Cho D-FF như hình 4.5. Ngõ vào xung clock (CLK) tác động bằng:
a. Mức thấp b. Mức cao c. Cạnh xuống d. Cạnh lên
370. Cho D-FF như hình 4.5. Khi PR = 1 ; CLR = 1 , D = 0, nếu CLK được kích bằng cạnh lên thì
trạng thái ngõ ra là:
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
c. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
d. Đổi trạng thái (đảo trạng thái trước đó)
371. Cho D-FF như hình 4.5. Khi PR = 1 ; CLR = 1 , D = 1, nếu CLK được kích bằng cạnh lên thì

a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
372. Cho D-FF như hình 4.5. Khi PR = 1 ; CLR = 1 , D = 0, nếu CLK được kích bằng cạnh xuống thì
a. Q = 0 ; Q = 0 b. Q = 1 ; Q = 1
373. Cho D-FF như hình 4.5. Khi PR = 1 ; CLR = 1 , D = 1, nếu CK được kích bằng cạnh xuống thì
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 1
374. Cho JK-FF như hình 4.6. Khi PR = 0 ; CLR = 1 thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 0 b. Q = 0 ; Q = 1
c. Q = 1 ; Q = 0 d. Q = 1 ; Q = 1
PR
J Q
CLK
CLR
K Q
Hình 4.6
375. Cho JK-FF như hình 4.6. Khi PR = 1 ; CLR = 0 thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 0 b. Q = 0 ; Q = 1
c. Q = 1 ; Q = 0 d. Q = 1 ; Q = 1
376. Cho JK-FF như hình 4.6. Ngõ vào xung clock (CK) tác động bằng:
a. Mức thấp b. Mức cao c. Cạnh xuống d. Cạnh lên
377. Cho JK-FF như hình 4.6. Khi PR = 1 ; CLR = 1 ; J = K = 0, nếu CK được kích bằng cạnh xuống
thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
378. Cho JK-FF như hình 4.6. Khi PR = 1 ; CLR = 1 ; J = 0 ; K = 1, nếu CK được kích bằng cạnh
xuống thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
379. Cho JK-FF như hình 4.6. Khi PR = 1 ; CLR = 1 ; J = 1; K = 0, nếu CK được kích bằng cạnh
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0

380. Cho JK-FF như hình 4.6. Khi PR = 1 ; CLR = 1 ; J = 1 ; K = 1, nếu CK được kích bằng cạnh
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
381. Cho JK-FF như hình 4.6. Khi PR = 1 ; CLR = 1 ; J = K = 0, nếu CK được kích bằng cạnh lên thì
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
382. Cho JK-FF như hình 4.6. Khi PR = 1 ; CLR = 1 ; J = 0 ; K = 1, nếu CK được kích bằng cạnh lên
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
383. Cho JK-FF như hình 4.6. Khi PR = 1 ; CLR = 1 ; J = 1; K = 0, nếu CK được kích bằng cạnh lên
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
384. Cho JK-FF như hình 4.6. Khi PR = 1 ; CLR = 1 ; J = 1 ; K = 1, nếu CK được kích bằng cạnh lên
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
385. Cho T-FF như hình 4.7. Khi PR = 0 ; CLR = 1 thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 0 b. Q = 0 ; Q = 1
c. Q = 1 ; Q = 0 d. Q = 1 ; Q = 1
PR
T Q
CLR
CLK Q
Hình 4.7
386. Cho T-FF như hình 4.7. Khi PR = 1 ; CLR = 0 thì trạng thái ngõ ra là:
a. Q = 0 ; Q = 0 b. Q = 0 ; Q = 1
c. Q = 1 ; Q = 0 d. Q = 1 ; Q = 1
387. Cho T-FF như hình 4.7. Khi PR = 1 ; CLR = 1 , T = 0, nếu CK được kích bằng cạnh lên thì
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
388. Cho T-FF như hình 4.7. Khi PR = 1 ; CLR = 1 , T = 1, nếu CK được kích bằng cạnh lên thì
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
389. Cho T-FF như hình 4.7. Khi PR = 1 ; CLR = 1 , T = 0, nếu CK được kích bằng cạnh xuống thì
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
390. Cho T-FF như hình 4.7. Khi PR = 1 ; CLR = 1 , T = 1, nếu CK được kích bằng cạnh xuống thì
a. Q = 0 ; Q = 1 b. Q = 1 ; Q = 0
391. Mạch đếm nối tiếp (mạch đếm bất đồng bộ) có đặc điểm:
a. Ngõ ra của flip flop trước làm xung clock (CK) cho flip flop kế tiếp.
b. Xung đếm chỉ đến flip flop đầu tiên.
c. Ngõ ra Q của flip flop đầu tiên là bit có trọng số nhỏ nhất (LSB) của trạng thái bộ đếm.
d. Cả ba câu a, b, c đều đúng
392. Để thiết kế bộ đếm n bit thì cần ít nhất:
a. (n -1) flip flop b. n flip flop c. (n +1) flip flop d. 2n flip flop
393. Dung lượng bộ đếm (hay còn gọi là Modulo của bộ đếm) là:
a. Số trạng thái giống nhau xuất hiện ở vòng đếm
b. Số trạng thái khác nhau xuất hiện ở vòng đếm
c. Số trạng thái không xuất hiện ở vòng đếm
d. Cả 3 câu a, b, c đều sai
394. Cho mạch như hình 4.8. Đưa xung clock có tần số 1 Hz đến ngõ vào CKin thì ngõ ra Qo có
xung clock với tần số:
a. 2 Hz b. 1 Hz c. 0,5 Hz d. Cả 3 câu a, b, c đều sai
Qo Q1
1 1
CKin
PR
PR
CK Q CK Q
CLR
CLR
D Q D Q
1 1
Hình 4.8
395. Cho mạch như hình 4.8. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q1 có xung clock
với tần số:
a. 4 Hz b. 1 Hz c. 0.25 Hz d. Cả 3 câu a, b, c đều sai

396. Mạch ở hình 4.8 là bộ đếm :
a. Nối tiếp, đếm lên có hệ số đếm (modulo) là 2
b. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 2
c. Nối tiếp, đếm lên có hệ số đếm (modulo) là 4
d. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 4
Vcc Q0 Q1
CKin
PR
PR
CK Q CK Q
CLR
CLR
D Q D Q
Hình 4.9
với tần số:
400. Cho mạch như hình 4.10. Đưa xung clock có tần số 1 KHz đến ngõ vào CKin thì ngõ ra Q0 có
a. 2 Khz b. 1 KHz c. 500 Hz d. Cả 3 câu a, b, c đều sai
Q0 Q1 Q2
CKin
PR
PR
PR
CK Q CK Q CK Q
CLR
CLR
CLR
D Q D Q D Q
Hình 4.10
401. Cho mạch như hình 4.10. Đưa xung clock có tần số 1 KHz đến CKin thì ngõ ra Q2 có xung clock
với tần số:
a. 8 Khz b. 1 Khz c. 125 Hz d. Cả 3 câu a, b, c đều sai

403. Cho mạch như hình 4.11. Đưa xung clock có tần số 1 KHz đến ngõ vào CKin thì ngõ ra Q1 có
a. 4 Khz b. 1 KHz c. 250 Hz d. Cả 3 câu a, b, c đều sai
Q0 Q1 Q2
Vcc
PR
PR
PR
J Q J Q J Q
K K K
CLR
CLR
CLR
CK Q CK Q CK Q
CKin
Hình 4.11
404. Cho mạch như hình 4.11. Đưa xung clock có tần số 1 KHz đến CKin thì ngõ ra Q2 có xung clock
với tần số:
a. 8 Khz b. 1 Khz c. 125 Hz d. Cả 3 câu a, b, c đều sai
b. Nối tiếp, đếm lên có hệ số đếm (modulo) là 5
c. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 5
c. Song song, đếm lên có hệ số đếm (modulo) là 5
Q0 Q1 Q2
Vcc
PR
PR
PR
J Q J Q J Q
K K K
CLR
CLR
CLR
CK Q CK Q CK Q
CKin
Hình 4.12
với tần số:
với tần số:
b. Nối tiếp, đếm lên có hệ số đếm (modulo) là 4
c. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 8
Q0 Q1 Q2
Vcc
PR
PR
PR
J Q J Q J Q
CKin K K K
CLR
CLR
CLR
CK Q CK Q CK Q
Hình 4.13
với tần số:
với tần số:
d. Song song, đếm xuống có hệ số đếm (modulo) là 8
414. Khi mất điện (tắt nguồn ) dữ liệu trong ROM:
a. Không bị mất
b. Bị mất
c. Có thể bị mất hoặc không tùy loại ROM
d. Có thể bị mất hay không tùy thời gian mất điện
415. Khi mất điện ( tắt nguồn ) dữ liệu trong RAM:
a. Không bị mất
b. Bị mất
c. Có thể bị mất hoặc không tùy loại RAM
d. Có thể bị mất hay không tùy thời gian mất điện
416. Bộ nhớ có 12 đường địa chỉ, 8 đường dữ liệu thì có dung lượng là:
a. 4K x 8 bit = 32 Kbit
b. 4K x 8 byte = 32 Kbyte
c. 8K x 8 bit = 64 Kbit
d. 8K x 8 byte = 64 Kbyte
417. Bộ nhớ có 10 đường địa chỉ, 8 đường dữ liệu thì có dung lượng là:
a. 1K x 8 bit = 8 Kbit
b. 4K x 8 byte = 32 Kbyte
c. 8K x 8 bit = 64 Kbit
d. 8K x 8 byte = 64 Kbyte
418. ROM là:
a.Bộ nhớ truy xuất ngẫu nhiên
b.Bộ nhớ chỉ đọc
c.Bộ nhớ có nội dung bị mất khi không cấp nguồn
d.Mảng logic lập trình được
419. EPROM là:
a.Bộ nhớ có thể xoá bằng tia cực tím
b.Bộ nhớ truy xuất ngẫu nhiên
c.Bộ nhớ có thể xoá bằng điện
d.Bộ nhớ không thể xoá
420. EEROM là:
a.Bộ nhớ có thể xoá và ghi lại vô hạn
b.Bộ nhớ xoá được bằng tia cực tím
c.Bộ nhớ xoá được bằng điện
d.Bộ nhớ truy xuất ngẫu nhiên
421. Phát biểu nào không đúng với RAM :
a.Là bộ nhớ truy cập ngẫu nhiên
b.Là bộ nhớ có nội dung bị mất đi khi mất điện
c.Có hai loại thông dụng là RAM tĩnh và RAM động
d.Nội dung không bao giờ mất đi
422. RAM là:
a.Bộ nhớ truy cập ngẫu nhiên b.Bộ nhớ chỉ đọc
c.Nội dung không bao giờ mất d.Chỉ có thể ghi dữ liệu một lần
423. Phát biểu nào sau đây SAI đối với RAM động :
a.Thông tin ghi dưới dạng điện tích nạp cho tụ điện
b.Thông tin ghi dưới dạng đốt các cầu chì
c.Cần phải làm tươi để nội dung không bị rò rỉ
d.Giá thành rẻ hơn RAM tĩnh
424. RAM tĩnh là loại bộ nhớ:
a.Ma trận nhớ gồm nhiều Flip-Flop
b.Phải làm tươi để nội dung không bị rò rỉ
c.Thông tin ghi dưới dạng đốt các cầu chì
d.Là loại bộ nhớ chỉ đọc

Trac Nghiem Kts

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Trac Nghiem Kts

Uploaded by

Copyright:

Available Formats

Đề cương ôn thi liên thông môn chuyên ngành, hệ Cao đẳng - Đại học.

Trường ĐH Công Nghiệp TP.HCM

ĐỀ CƯƠNG ÔN THI LIÊN THÔNG.

CHƯƠNG 1 : HỆ THỐNG SỐ ĐẾM

Biên soạn: Bộ môn Điện tử Công nghiệp

a. 110010 b. 100111 c. 1111010 d. 101111

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

a.Y = A.B b. Y = A+B c. Y = A.B d. Y = A + B

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

297. Cho IC giải mã 74138 như hình 3.22:

Biên soạn: Bộ môn Điện tử Công nghiệp

117. Cho mạch logic như hình 2.54. Ngõ ra Y = A khi:

118. Cho mạch logic như hình 2.35. Ngõ ra Y = A khi:

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

có biểu thức tổng S ở ngõ ra:

có biểu thức số nhớ C ở ngõ ra:

Biên soạn: Bộ môn Điện tử Công nghiệp

297. Cho IC giải mã 74138 như hình 3.22:

Biên soạn: Bộ môn Điện tử Công nghiệp

a.F = A2A1A0 b.F = A2+A1+A0

a.F = AB b.F = A+B

a.câu b,c đúng b. F = ∑(0,1,3)

Biên soạn: Bộ môn Điện tử Công nghiệp

a.F = AB+A+B b.F = ∑(0,2)

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

a.Không xác định b.Bằng mức logic của ngõ ra YN

329. Cho mạch phân kênh DeMux như hình 3.25:

335. Cho mạch so sánh 1 bit như hình 3.26:

Biên soạn: Bộ môn Điện tử Công nghiệp

a. Nhiều ngõ ra b. 2n ngõ ra

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

Biên soạn: Bộ môn Điện tử Công nghiệp

You might also like