- Ở đây chương trình chính là một loạt các chỉ lệnh đối với CPU.. - Trong CPU, tất cả các chỉ lệnh giữ chậm một số chu kỳ xung clock nào đó để được thực thi. - Ví dụ, một chỉ lệnh nào đó có thể được giữ chậm đến 7 chu kỳ xung clock để được thực thi xong.. - Như đã đề cập, mỗi chỉ lệnh cần đến một số chu kỳ clock nhất định để được thực thi. - Nếu chúng đang chạy với cùng một tốc độ clock thì bộ vi xử lý “B” sẽ nhanh hơn, vì nó có thể xử lý chỉ lệnh này tốn ít thời gian hơn. - Ví dụ, đường dữ liệu giữa bộ nhớ cache L2 và cache chỉ lệnh L1 trên các bộ vi xử lý hiện đại thường là 256 bit. - cache chỉ lệnh và 64 KB cho cache dữ liệu. - Hình 2.4.7: Giải pháp rẽ nhánh có điều kiện 2.4.7 Việc xử lý chỉ lệnh. - Khối tìm nạp chịu hoàn toàn trách nhiệm về việc nạp các chỉ lệnh từ bộ nhớ.. - Mỗi chỉ lệnh mà CPU hiểu đều có một microcode của nó. - Khối thực thi sẽ thực thi chỉ lệnh này. - chúng có các khối thực thi dành riêng cho mỗi loại chỉ lệnh. - Tuy nhiên điều này sẽ phụ thuộc vào chỉ lệnh kế tiếp sẽ được xử lý tiếp theo (chỉ lệnh kế tiếp có thể là in kết quả ra màn hình).. - Hay nói cách khác, hãy nhớ rằng một số chỉ lệnh có thể chạy bên trong CPU cùng một thời điểm. - chỉ lệnh chung (ALU) 2. - chỉ lệnh chung. - chỉ lệnh chung 4. - chỉ lệnh chung 5. - chỉ lệnh chung 6. - chỉ lệnh toán học (FPU) 8. - chỉ lệnh chung 10. - chỉ lệnh toán học. - chỉ lệnh chung 2. - nếu a=<b tới chỉ lệnh 15 4. - chỉ lệnh chung 7. - chỉ lệnh toán học 8. - chỉ lệnh chung 9. - chỉ lệnh toán học 16. - Chỉ lệnh 16 cũng đã được xử lý bởi cỗ máy thực thi không theo thứ tự.. - L1 memory cache: Hai L1 memory cache 32 KB, một cho dữ liệu và một cho chỉ lệnh (Pentium III có hai L1 memory cache16 KB).. - Hỗ trợ cho các chỉ lệnh SSE2.. - IFU2: Nhận dạng các chỉ lệnh đường biên (16byte tương đương với 128bit). - DEC1: Giải mã chỉ lệnh x86 thành những chỉ lệnh nhỏ RISC (các hoạt động nhỏ). - Vì CPU có đến 3 bộ giải mã chỉ lệnh nên nó có thể giải mã được đến 3 chỉ lệnh cùng lúc.. - được đến 6 chỉ lệnh nhỏ. - DIS: Nếu chỉ lệnh đã giải mã này lại không được gửi đến hàng đợi trên thì nó có thể được thực hiện tại tầng này. - Chỉ lệnh giải mã sẽ được gửi đến khối thực thi thích hợp.. - EX: Chỉ lệnh được giải mã sẽ được thực thi tại khối thực thi này. - Mỗi một chỉ lệnh đã giải mã này chỉ cần một chu kỳ xung nhịp để được thực thi.. - Ba chỉ lệnh đã giải mã có thể được xóa khỏi bộ đệm Reorder Buffer trong mỗi một chu kỳ clock.. - Nếu có một chỉ lệnh nhánh. - Có 3 khối giải mã chỉ lệnh khác nhau sẽ giới thiệu ở phần dưới đây.. - Hình 2.6.3: Khối tìm nạp 2.6.4 Giải mã chỉ lệnh và thay đổi tên cho thanh ghi. - Bộ giải mã chỉ lệnh Pentium M làm việc giống như trên hình 2.6.3. - Như những gì ta có thể quan sát thấy, có ba bộ giải mã và một bộ xếp dãy chỉ lệnh đã giải mã (MIS). - Kiểu chỉ lệnh này được chuyển đổi như một chỉ lệnh giải mã. - Pentium M sử dụng một khái niệm mới đối với kiến trúc P6, khái niệm này được gọi là hợp nhất chỉ lệnh giải mã. - Trên kiến trúc P6, mỗi chỉ lệnh có chiều dài 118 bit. - Các chỉ lệnh được gắn sau đó sẽ gửi đến bảng Register Allocation Table (RAT). - Khi các chỉ lệnh x86 và chỉ lệnh đã được giải mã có kết quả truyền tải giữ. - Khi vào ROB, các chỉ lệnh đã giải mã có thể được nạp và thực thi out-of-order bởi các khối thực thi. - Sau khi thực thi, các chỉ lệnh được gửi trở lại về Reorder. - Reservation Station gửi đi các chỉ lệnh giải mã một cách riêng biệt (đã tách ghép đôi).. - IEU: Instruction Execution Unit – Khối thực thi chỉ lệnh là nơi các chỉ lệnh thường được thực thi. - FPU: Floating Point Unit là nơi các chỉ lệnh toán học phức tạp được thực thi. - Shuffle: Khối này thực thi một loại chỉ lệnh của SSE có tên gọi là. - Khối này được cung cấp riêng, chính vì vậy nó có thể bắt đầu việc thực thi một chỉ lệnh giải mã mới mỗi chu kỳ clock dù là nó. - không hoàn tất được sự thực thi của chỉ lệnh đã giải mã trước. - Store Address: Khối xử lý các chỉ lệnh hỏi dữ liệu để được ghi tại bộ nhớ RAM. - Store Data: Xử lý các chỉ lệnh hỏi dữ liệu để ghi vào bộ nhơ RAM.. - Chỉ lệnh phức tạp có thể mất đến vài chu kỳ clock để được xử lý. - Chính vì vậy, trong khi khối phức tạp đang bận xử lý dữ liệu thì các khối khác có thể vẫn nhận các chỉ lệnh đã giải mã từ cổng gửi đi tương ứng của nó. - Sau đó tại tầng cuối (Retirement Stage), các chỉ lệnh đã giải mã có cờ. - Có thể có đến 3 chỉ lệnh giải mã được xóa bỏ từ bộ đệm Reorder Buffer trên mỗi một chu kỳ clock. - Sau đó, mỗi chỉ lệnh này được. - 2.7.2 Bộ giải mã chỉ lệnh: Macro-Fusion. - Như những gì thấy ở trên, chúng ta đã lưu một chỉ lệnh. - Hình 2.7.2: Khối tìm nạp và bộ giải mã chỉ lệnh trong kiến trúc Core. - Ba chỉ lệnh còn lại được sử dụng bởi các khối có liên quan đến bộ nhớ (Load, Store Address và Store Data). - Điều đó có nghĩa rằng các CPU đang sử dụng kiến trúc Core đó có thể gửi ba chỉ lệnh micro-ops đến khối thực thi trên một chu kỳ clock. - Điều này có nghĩa rằng kiến trúc Core có thể xử lý đến ba chỉ lệnh số nguyên trên một chu kỳ clock, trong khi Pentium M chỉ có. - Tuy nhiên không phải tất cả các chỉ lệnh toán học đều có thể được thực thi trên tất cả các FPU. - Các chỉ lệnh MMX/SSE đều được xử lý bởi FPU.. - IEU: Instruction Execution Unit là nơi các chỉ lệnh được thực thi.. - Các chỉ lệnh thông thường cũng được biết là các chỉ lệnh số nguyên.. - o FPadd: Chỉ có FPU này mới có thể xử lý các chỉ lệnh cộng floating-point như ADDPS.. - o FPmul: Chỉ có FPU này mới có thể xử lý các chỉ lệnh nhân floating-point như MULPS. - Load: khối này dùng để xử lý các chỉ lệnh yêu cầu dữ liệu được đọc từ bộ nhớ RAM.. - Store Data: Khối này xử lý các chỉ lệnh yêu cầu dữ liệu được ghi vào bộ nhớ RAM.. - Lưu ý: rằng các chỉ lệnh phức tạp có thể mất đến một số chu kỳ clock trong khi xử lý. - Đây là một vấn đề đối với các chỉ lệnh SSE, chỉ lệnh được gọi là XMM có dài 128 bit. - Đường dữ liệu 128 bit mới làm cho kiến trúc Core trở nên nhanh hơn trong việc xử lý các chỉ lệnh SSE có 128 bit dữ liệu. - Kiến trúc nhớ mới là kỹ thuật tăng tốc thực thi các chỉ lệnh có liên quan đến bộ nhớ. - 5555 đã bị thay đổi bởi chỉ lệnh thứ nhất. - Như những gì ta có thể nhìn thấy, CPU phải thực thi các chỉ lệnh khi chúng xuất hiện trong chương trình gốc. - Ví dụ, chỉ lệnh “Load4” không liên quan tới bất kỳ đến bộ nhớ nào và có thể được thực thi trước, mặc dù vậy nó vẫn phải đợi tất cả các chỉ lệnh khác.. - Nó “biết” rằng chỉ lệnh “Load4” không có liên quan đến các chỉ lệnh khác và có thể được thực thi trước.. - Với kiến trúc nhớ mới này, các chỉ lệnh đó có thể được thực thi sớm, vì CPU lúc này sẽ có được giá trị “X” từ sớm.. - Bên trong CPU, những gì được xem xét ở một chỉ lệnh là mã thao tác (opcode) của chỉ lệnh đó (ngôn ngữ máy tương đương với ngôn ngữ chỉ lệnh assembly) cộng với tất cả các dữ liệu được yêu cầu. - Điều này là vì để được thực thi, chỉ lệnh phải nhập vào cơ chế thực thi. - Ví dụ, một chỉ lệnh “mov eax, (32- bit data. - Cache nhớ chỉ lệnh L1 32KB và Cache nhớ dữ liệu L1 32KB cho mỗi lõi.. - Tập chỉ lệnh SSE3.. - Tốc độ truyền dữ liệu có thể lên tới 160 MBps.. - BỘ NHỚ. - Thanh ghi dữ liệu (hai chiều):. - Các thiết bị nhập, xuất dữ liệu. - Các thiết bị lưu trữ dữ liệu. - Tốc độ truyền dữ liệu. - trường để đọc dữ liệu (và tương ứng: phát ra một điện trường để xoay hướng các hạt từ khi ghi dữ liệu)
Xem thử không khả dụng, vui lòng xem tại trang nguồn hoặc xem
Tóm tắt