- CÁC DẠNG LIÊN KẾT CỦA BJT VÀ FET. - 6.1 LIÊN KẾT LIÊN TIẾP: (cascade connection). - Ðây là sự liên kết thông dụng nhất của các tầng khuếch đại, mục đích là tăng độ lợi điện thế. - Về căn bản, một liên kết liên tiếp là ngõ ra của tầng này được đưa vào ngõ vào của tầng kế tiếp. - Hình 6.1 mô tả một cách tổng quát dạng liên kết này với các hệ thống 2 cổng.. - là độ lợi điện thế của mỗi tầng khi có tải. - Với Av 2 , Av 1 được xem như là nguồn tín hiệu.. - Ðộ lợi điện thế tổng cộng như vậy được xác định bởi:. - Av n (6.1) Ðộ lợi dòng điện được xác định bởi:. - 6.1.1 Liên kết bằng tụ điện:. - Hình 6.2 mô tả một liên kết liên tiếp giữ a hai tầng khuếch đại dùng JFET.. - -Tổng trở vào của tầng thứ 2: Z i2 = R G2. - Hình 6.3 là mạch cascade dùng BJT.. - Cũng như ở FET, mục đích của mạch này là để gia tăng độ lợi điện thế.. - Ðộ lợi điện thế của hệ thống:. - Trương Văn Tám VI-2 Mạch Điện Tử. - Hình 6.4 là mạch kết hợp giữa FET và BJT . - Mạch này, ngoài mục đích gia tăng độ khuếch đại điện thế còn được tổng trở vào lớn.. - Ðây cũng là một dạng liên kết liên tiếp khá phổ biến trong các mạch khuếch đại nhất là trong kỹ thuật chế tạo vi mạch. - Hình 6.5 mô tả một mạch khuếch đại hai tầng liên lạc trực tiếp dùng BJT.. - Ðiện thế t ĩnh ra của tầ ng đầu cung cấp điện thế tĩnh cho tầng sau.. - Nguồn điện thế phân cực thường có trị số lớn nếu ta dùng cùng một loại BJT, vấn đề chính của loại liên lạc trực tiếp là ổn định sự phân cực. - Thí dụ như ở hình 6.5 ta có:. - Phân cực:. - Trương Văn Tám VI-4 Mạch Điện Tử. - Thông số mạch khuếch đại:. - Trương Văn Tám VI-6 Mạch Điện Tử. - Ðể khắc phục người ta cũng dùng kỹ thuật hồi tiếp để ổn định phân cực như hình 6.10.. - Giả sử điện thế cực thoát của Q1 lớn hơn bình thường, lượng sai biệt này sẽ được khuếch đại bởi Q2 và Q3 và do đó điện thế tại cực cổng của Q1 lớn hơn. - Nên điện thế ngang qua R G là:. - Ðể khắc phục, người ta chia R G ra làm 2 nữa và dùng một tụ nối tắt tín hiệu xuống mass.. - 6.2 LIÊN KẾT CHỒNG: (cascode connection). - Trong sự liên kết này, một transistor ghép chồng lên một transistor khác. - Hình 6.12 mô tả mạch liên kết chồng với một tầng cực phát chung ghép chồng lên một tầng cực nền chung.. - Sự liên kết này phải được thiết kế sao cho tầng cực phát chung có tổng trở ra (tổng trở vào của tầng cực nền chung) khá lớn và độ lợi điện thế thấp cung cấp cho tầng cực nền chung để bảo đảm điện dung Miller ở ngỏ vào thấp nhất nên loại liên kết này hoạt động tốt ở tần số cao. - Trương Văn Tám VI-8 Mạch Điện Tử. - 6.3 LIÊN KẾT DARLINGTON:. - Ðây là một dạng liên kết rất thông dụng giữa 2 transistor (BJT hoặc FET) như hình 6.13 và tương đương như hình 6.14.. - Sự liên kết giữa 2 transistor như vậy tương đương với một transistor duy nhất có độ lợi dòng điện là β D = β 1 . - Vì dạng liên kết này rất thông dụng và thích hợp cho việc nâng công suất nên ngày nay người ta thường chế tạo các liên kết này dưới dạng một transistor duy nhất gọi là transistor darlington.. - 6.4 LIÊN KẾT CẶP HỒI TIẾP:. - Liên kết này cũng gồm có 2 transistor và cũng có dạng gần giống như liên kết Darlington nhưng gồm có 1 transistor PNP và một transistor NPN.. - Cũng giống như liên kết Darlington, cặp hồi tiếp sẽ cho một độ lợi dòng điện rất lớn (bằng tích độ lợi dòng điện của 2 transistor).. - Mạch thực tế có dạng như hình 6.17 - Tính phân cực:. - Trương Văn Tám VI-10 Mạch Điện Tử. - Một dạng mạch rất thông dụng trong mạch số là dùng 2 E-MOSFET kênh N và kênh P liên kết với nhau như hình 6.19 được gọi là CMOS (complementaryMOSFET).. - Ðặc tuyến truyền của E-MOSFET kênh N và kênh P như hình 6.20 và 6.21.. - Ở E-MOSFET kênh N, khi điện thế 0V áp vào cổng nguồn, E-MOSFET kênh N không hoạt động (I D = 0), Khi V GS >V GS(th) thì E-MOSFET kênh N mới hoạt động.. - Trương Văn Tám VI-12 Mạch Điện Tử. - Nguồn dòng điện là một bộ phận cấp dòng điện mắc song song với điện trở R gọi là nội trở của nguồn. - Một nguồn dòng điện lý tưởng khi R. - và sẽ cung cấp một dòng điện là hằng số).. - Một nguồn dòng điện trong thực tế có thể được tạo bởi FET, BJT hoặc tổ hợp của 2 loại linh kiện này. - 6.6.1 Nguồn dòng điện dùng JFET:. - Dạng đơn giản như hình 6.24. - 6.6.2 Dùng BJT như một nguồn dòng điện:. - Mạch cơ bản như hình 6.25. - 6.6.3 Nguồn dòng điện dùng BJT và zener:. - Một mạch khuếch đại visai căn bản ở trạng thái cân bằng có dạng như hình 6.27. - Có 2 phương pháp lấy tín hiệu ra:. - Phương pháp ngõ ra visai: Tín hiệu được lấy ra giữ a 2 cực thu.. - Phương pháp ngõ ra đơn cực: Tín hiệu được lấy giữa một cực thu và mass.. - Mạch được phân cực bằng 2 nguồn điện thế đối xứng (âm, dương) để có các điện thế ở cực nền bằng 0volt.. - a/ Khi tín hiệu vào v1 = v2 (cùng biên độ và cùng pha) Do mạch đối xứng, tín hiệu ở ngõ ra va = vb. - Trong đó AC là độ khuếch đại của một transistor và được gọi là độ lợi cho tín hiệu chung (common mode gain).. - Vậy tín hiệu ngõ ra visai va - vb =0.. - b/ Khi tín hiệu vào có dạng visai:. - Trương Văn Tám VI-14 Mạch Điện Tử. - A VS được gọi là độ lợi cho tín hiệu visai (differential mode gain). - Như vậy ta thấy với ngõ ra visai, mạch chỉ khuếch đại tín hiệu vào visai (khác nhau ở hai ngõ vào) mà không khuếch đại tín hiệu vào chung (thành phần giống nhau).. - c/ Trường hợp tín hiệu vào bất kỳ:. - 6.7.2 Mạch phân cực:. - Khi mạch tuần hoàn đối xứng, điện thế 2 chân B bằng 0V nên:. - a/ Mạch chỉ có tín hiệu chung:. - b/ Mạch chỉ có tín hiệu visai:. - Như vậy dòng điện tín hiệu luôn luôn ngược chiều trong 2 transistor và do đó không qua R E nên ta có thể bỏ R E khi tính A VS và Z VS. - Trương Văn Tám VI-16 Mạch Điện Tử. - Người ta thường để ý đến tổng trở giữa 2 ngõ vào cho tín hiệu visai hơn là giữa một ngõ vào với mass. - Hệ thức này chứng tỏ giữa 2 ngõ vào chỉ có một dòng điện duy nhất chạy qua. - c/ Mạch có tín hiệu tổng hợp:. - Nếu lấy tín hiệu giữa hai cực thu thì thành phần chung không ảnh hưởng, tức là:. - Nếu lấy tín hiệu từ một trong hai cực thu xuống mass:. - d/ Hệ số truất thải tín hiệu chung λ 1. - Phương pháp tốt nhất là dùng nguồn dòng điện.. - Nguồn dòng điện thay cho R E phải có 2 đặc tính:. - Cấp 1 dòng điện không đổi.. - Hậu quả trầm trọng nhất là thành phần chung có thể tạo ra tín hiệu visai ở ngõ ra.. - Giữ dòng điện phân cực nhỏ để sai số về điện trở tạo ra điện thế visai nhỏ.. - Thêm biến trở R’ E để cân bằng dòng điện phân cực.. - Trương Văn Tám VI-18 Mạch Điện Tử. - Bài 1: Tính tổng trở vào, tổng trở ra và độ lợi điện thế của mạch điện hình 6.33. - Bài 2: Lặp lại bài 1 với mạch điện hình 6.34. - Bài 3: Trong mạch điện hình 6.35. - 1/ Xác định điện thế phân cực V B1 , V B2 , V C2. - 2/ Xác định độ lợi điện thế. - Bài 4: Tính độ lợi điện thế của mạch hình 6.36. - Bài 5: cho mạch điện hình 6.37. - Bài 6: Trong mạch điện hình 6.38. - 1/ Tính điện thế phân cực V C1 , V C2 . - Trương Văn Tám VI-20 Mạch Điện Tử
Xem thử không khả dụng, vui lòng xem tại trang nguồn hoặc xem
Tóm tắt