Thiết kế switch sử dụng FPGA

- Đặng Công Tiến ĐIỆN TỬ VIỄN THÔNG THIẾT KẾ SWITCH SỬ DỤNG FPGA LUẬN VĂN THẠC SĨ KHOA HỌC ĐIỆN TỬ VIỄN THÔNG KHOÁ 2008 Hà Nội – Năm 2011 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI.
- Đặng Công Tiến THIẾT KẾ SWITCH SỬ DỤNG FPGA Chuyên ngành : Điện Tử Viễn Thông LUẬN VĂN THẠC SĨ KHOA HỌC ĐIỆN TỬ VIỄN THÔNG NGƯỜI HƯỚNG DẪN KHOA HỌC : TS Phạm Ngọc Nam Hà Nội – Năm 2011 Lời Cam Đoan Tôi là Đặng Công Tiến, tôi xin cam đoan luận văn thạc sỹ điện tử viễn thông này do chính tôi nghiên cứu và thực hiện.
- c hay nhng h gia ng thit b này cho phép mi có th truy c i thông tin vi nhau mt cách d dàng.
- i hc vic nghiên cu và ging dy v nhng thit b này h.
- bó hp trong vi ng, cu hình các b nh tuyn, chuyn m n ca nhà sn xut ch i sâu vào vic nghiên cu thit k ra mt b nh tuyn hay chuyn m.
- c ci tin nhng thit b m.
- tài: “Thiết kế switch sử dụng FPGA” 2 Tóm tắt luận văn “Thiết kế switch sử dụng FPGA” Các thit b m.
- nên ph bin trong các hong hàng ngày ca các doanh nghip và ng hc.
- Chúng là nhng thit b.
- t b chuyn mch mi khác so vi b chuyn m ng và có nhi ng thi tác gi n nn t.
- xây dng b chuyn mch là NetFPGA u tiên, tác gi s trình bày m c v nn tng netFPGA, mt nn tng giá thp cho phép ta xây dng các thit b mng t.
- a b chuyn mch Openflow.
- c phân tích thit k và code ngun ca b chuyn mch.
- Cui cùng, tác gi s t qu ca quá trình tng hp b chuyn mch và chy mô phng các ch.
- a b chuyn mch.
- 12 1.2.1 Các kh n l c (CLBs.
- 14 1.2.4 Mcng h.
- 15 1.2.5 Các phn t tích hp sn.
- 16 1.3 ng Dng.
- 19 1.4.2 Mô phng ch.
- 19 1.4.3 Tng hp.
- Xây dng b chuyn mch Openflow trên nn tng NetFPGA.
- 31 3.1 B chuyn mch Openflow.
- 31 3.1.1 Mng Openflow.
- 31 3.1.2 Chuyn mch Openflow.
- 33 3.2 Xây dng b chuyn mch Openflow trên nn tng NetFPGA.
- 37 3.2.1 Mô hình pipeline xây dng b chuyn mch Openflow.
- 37 3.2.2 Các thanh ghi s dng trong b chuyn mch.
- 44 3.2.3 Mi quan h ca các module trong b chuyn mch Openflow.
- 48 3.2.4 Cha tng module trong b chuyn mch.
- 49 3.2.5 Thit k chi tit.
- Kt qu tng hp và chy mô phng chuyn mch Openflow.
- 69 4.1 Kt qu tng hp b chuyn mch.
- 74 6 Danh mục hình vẽ Hình 1.1 Kin trúc chung ca FPGA hãng Xilinx.
- 12 Hình 1.2 Cu to ca mt CLB.
- 13 Hình 1.3 Programmable Interconnect.
- 14 Hình 1.4 Các loi kt ni CLB.
- 15 Hình 1.5 Quy trình thit k FPGA tng quát.
- 18 Hình 1.6 Tng hp logic trong quy trình thit k FPGA.
- 20 Hình 1.7 Ánh x trong quy trình thit k FPGA.
- 22 Hình 2.1 Nn tng netFPGA.
- 25 Hình 2.3 Cu trúc pipeline ca các modules.
- 27 Hình 2.5 Cu trúc ca d án NetFPGA.
- 33 Hình 3.2 Cu trúc ca mt Openflow Switch.
- 34 Hình 3.3 Cu to ca mt flow-entry.
- c khi mt flow mi ti b chuyn mch Openflow.
- 36 Hình 3.5 Mô hình pipeline xây dng b chuyn mch.
- 37 Hình 3.6 Giao din gia các module.
- 39 Hình 3.7 Gi.
- nh dng ca gói tin khi truyn qua các module ca b chuyn mch.
- 41 Hình 3.9 Ví d v nh dng gói tin khi truyn qua các module.
- 42 Hình 3.10 Register interface ca mt module.
- hình cây mi quan h gia các module trong b chuyn mch.
- Datapath ca chuyn mch Openflow.
- 49 Hình 3.13 Các tín hiu xung nhp.
- 52 Hình 3.14 Write datapath.
- 53 Hình 3.15 Read datapath.
- 54 Hình 3.16 Tác v ghi.
- 55 Hình 3.17 Tác v c.
- 56 Hình 3.18 Giao din phát.
- 59 Hình 3.19 Giao din nhn.
- 60 Hình 3.20 PKT_AVAIL.
- 61 Hình 3.21 Phân chia phc v cho mi MAC Rx trong trt t vòng luân truyn.
- 62 Hình 3.22 Giao din SRAM.
- 63 Hình 3.23 Giao din SRAM  tác v ghi.
- 64 Hình 3.24 Giao din SRAM - tác v c.
- 65 Hình 3.25 B u khin DMA FIFO.
- 66 Hình 3.26 Bi.
- 67 Hình 3.27 Giao thc b u khin thâm nhp FIFO.
- 68 Hình 4.1 Tng kt s dng tài nguyên ca chip FPGA.
- 69 Hình 4.2 Tng kt timing ca b chuyn mch trên chip FPGA.
- 69 Hình 4.3 Khi to thit b netFPGA.
- 70 Hình 4.4 Thc hin lnh ghi PCI(thêm flow entry vào flow table.
- 70 Hình 4.5 Gi gói tin ti 4 port Ethernet.
- 71 Hình 4.6 Kt thúc mô phng và so sánh kt qu.
- 72 8 Danh mục bảng biểu Bng 1.1 So sánh công ngh SRAM và Antifuse.
- 16 Bng 3.1 Nh.
- 44 Bng 3.2 Nh i MAC.
- 45 Bng 3.3 Nhng thanh ghi ca module Input Arbiter.
- 46 Bng 3.4 Nhng thanh ghi ca module Output port lookup.
- 46 Bng 3.5 Nhng thanh ghi trong module Output Queue.
- 47 Bng 3.6 Giao din Bus CPCI.
- PLA Programmable Logic Array Mng logic l c RTL Register transfer level Mc chuyn thanh ghi TCP Transmission Control Protocol Giao thu khin truyn vn 10 Chương 1.Giới thiệu về FPGA và các bước thiết kế với FPGA 1.1 Giới thiệu về FPGA [1,8] FPGA là Field-programmable gate array (Mảng cổng lập trình được tại chỗ) là vi field.
- Hình 1.1 Kiến trúc chung của FPGA hãng Xilinx.
- Hình 1.2 Cấu tạo của một CLB 1.2.2 Khối vào/ra.
- Hình 1.3 Programmable Interconnect 15 Hình 1.4 Các loại kết nối CLB.
- 16 1.2.5 Các phần tử tích hợp sẵn.
- 18 1.4 Các bước thiết kế với FPGA [2,7] QUY TRÌNH THIẾT KẾ FPGA QUÁ TRÌNH NHIỆM VỤ CÔNG CỤ MÔ TẢ SPECIFICATION MÔ TẢ THIẾT KẾ BẢN VẼ MÔ PHỎNG CHỨC NĂNG NGÔN NGỮ HDL MÔ PHỎNG TỔNG HỢP LOGIC CÔNG CỤ SYNTHESYS HIỆU CHỈNH KẾT NỐI PHÂN TÍCH THỜI GIAN THỰC THI IMPLEMENTA-TION ÁNH XẠ MAPPING ĐẶT K HỐI ĐỊN H T U YẾN CÔNG CỤ ĐẶT KHỐI VÀ ĐỊNH TUYẾN CẤU HÌNH CONFIGURA-TION NẠP HAY LẬP TRÌNH CÔNG CỤ CÁU HÌNH Hình 1.5 Quy trình thiết kế FPGA tổng quát.
- 19 Khi xây dng mt chip kh trình (FPGA) v t ng dng riêng bit, vì xut phát t mi ng dng trong thc tin cuc sng, s t ra yêu cu phi thit k IC thc hin tt nhng ng d u tiên ca quy trình thit k này có nhim v tip nhn các yêu cu ca thit k và xây dng nên kin trúc tng quát ca thit k.
- 1.4.1 Mô tả thiết kế c này, t nhng yêu cu ca thit k và da trên kh a công ngh hii thit k kin trúc s xây dng nên toàn b kin trúc tng quan cho thit k.
- i thit k kin trúc phi mô t c nhng v.
- Thit k có nhng khi nào.
- Hong ca thit k và ca mi khi ra sao.
- 1.4.2 Mô phỏng chức năng Sau khi mô t thit ki thit k cn mô phng tng th thit k v mt chc.
- b trí mch c: chuyi các mã RTL, mã HDL thành mô t i dng các biu th

Xem thử không khả dụng, vui lòng xem tại trang nguồn
hoặc xem Tóm tắt